[發明專利]一種高速自適應判決反饋均衡器結構

有效

• 申請號: 202011186327.4
• 申請日: 2020-10-30
• 公開（公告）號: CN112272152B
• 公開（公告）日: 2022-10-14
• 發明（設計）人: 張長春;趙文斌;張桄華
• 申請（專利權）人: 南京郵電大學
• 主分類號: H04L25/03
• 分類號: H04L25/03
• 代理公司: 南京瑞弘專利商標事務所(普通合伙) 32249
• 代理人: 陳國強

1.一種高速自適應判決反饋均衡器，其特征在于：包括線性均衡器、第一電流模加法器、第二電流模加法器、第一放大器G_m1、第二放大器G_m2、IIR MUX、堆疊式MUX、DeMUX、第一輸出緩沖、第二輸出緩沖以及自適應控制模塊；

所述線性均衡器兩個輸入端分別接外部數據信號以及自適應控制模塊輸出端的V_tune信號，線性均衡器的輸出端接第一電流模加法器的一個輸入端以及第二電流模加法器的一個輸入端；所述第一電流模加法器的另一個輸入端以及第二電流模加法器的另一個輸入端都接自適應控制模塊輸出端的C_tap1信號，第一電流模加法器的輸出端以及第二電流模加法器的輸出端分別接第一放大器G_m1的輸入端以及第二放大器G_m2的輸入端；所述第一放大器G_m1的輸出端以及第二放大器G_m2的輸出端分別接堆疊式MUX的兩個輸入端；所述堆疊式MUX的另外三個輸入端分別接DeMUX的兩個輸出端以及預設時鐘控制信號，堆疊式MUX的輸出端接DeMUX的兩個輸入端以及自適應控制模塊的一個輸入端；所述DeMUX的另一個輸入端接預設時鐘信號CK，DeMUX的另外五個輸出端分別接IIR MUX的兩個輸入端、自適應控制模塊的一個輸入端、第一輸出緩沖的一個輸入端以及第二緩沖的一個輸入端；所述第一輸出緩沖的輸出端以及第二輸出緩沖的輸出端都向外部輸出數據信號；

所述堆疊式MUX包括第一MUX1以及第二MUX2，第一MUX1的三個輸入端分別接第一放大器G_m1的輸出端、第二放大器G_m2的輸出端以及第二MUX2的輸出端，第一MUX1的輸出端接DeMUX的兩個輸入端以及自適應控制模塊的一個輸入端，所述第二MUX2的三個輸入端分別接DeMUX的兩個輸出端以及預設時鐘信號CK，第二MUX2的輸出端接第一MUX1的一個輸出端；

所述DeMUX包括第一Latch1、第二Latch2、第三Latch3、第四Latch4以及第五Latch5，所述第一Latch1的兩個輸入端分別接堆疊式MUX的輸出端以及預設時鐘信號CK，第一Latch1的輸出端接第三Latch3的一個輸入端，第三Latch3的另一個輸入端接預設時鐘信號CK，第三Latch3的輸出端接自適應控制模塊的一個輸入端以及第一輸出緩沖的輸入端，第二Latch2的兩個輸入端分別接堆疊式MUX的輸出端以及預設時鐘信號CK，第二Latch2的輸出端接第四Latch4的一個輸入端，第四Latch4的另一個輸入端接預設時鐘信號CK，第四Latch4的輸出端接第五Latch5的一個輸入端，第五Latch5的另一個輸入端接預設時鐘信號CK，第五Latch5的輸出端接第二輸出緩沖的輸入端；

所述自適應控制模塊包括第一~四靈敏放大器、第一MUX1、第二MUX2、第一異或門XOR1、第二異或門XOR2、五位加減計數器以及五位電流舵DAC；

所述第一靈敏放大器的正輸入端接參考電壓E-，所述第二靈敏放大器的正輸入端接參考電壓E+，所述第一靈敏放大器的負輸入端、第二靈敏放大器的負輸入端以及第三靈敏放大器的正輸入端接數據信號d(n)，所述第三靈敏放大器的負輸入端以及第四靈敏放大器的負輸入端接參考電壓V_th，所述第四靈敏放大器的正輸入端接數據信號d（n-1）；

所述第一靈敏放大器的輸出端以及第二靈敏放大器的輸出端分別接第一MUX1的兩個輸入端，第三靈敏放大器的輸出端接第一MUX1的另一個輸入端以及第二異或門XOR2的一個輸入端，第四靈敏放大器的輸出端接第一異或門XOR1的一個輸入端以及第二異或門XOR2的另一個輸入端，所述第一MUX1的輸出端接第一異或門XOR1的另一個輸入端，第一異或門XOR1的輸出端V_ctrl信號接五位加減計數器的輸入端，五位加減計數器的輸出端五位信號接第二MUX2的一個五位信號輸入端，第二MUX2的輸出端五位信號接自身的另一個五位信號輸入端以及五位電流舵DAC的五位信號輸入端，所述第一~四靈敏放大器的時鐘信號輸入端、五位加減計數器的時鐘信號輸入端以及五位電流舵DAC的時鐘信號輸入端接預設時鐘信號CK_a。