[發(fā)明專利]上行數(shù)據(jù)傳輸方法及系統(tǒng)、終端及存儲介質(zhì)

有效

• 申請?zhí)枺?/td>: 202011181788.2
• 申請日: 2020-10-29
• 公開（公告）號: CN112312473B
• 公開（公告）日: 2022-09-27
• 發(fā)明（設(shè)計(jì)）人: 許明科;鄧曼
• 申請（專利權(quán)）人: 展訊通信（上海）有限公司
• 主分類號: H04W28/02
• 分類號: H04W28/02;H04W52/02;H04W72/10
• 代理公司: 上海弼興律師事務(wù)所 31283
• 代理人: 楊東明;張冉

1.一種上行數(shù)據(jù)傳輸方法，其特征在于，包括以下步驟：

接收基站發(fā)送的重傳定時(shí)器的周期；

根據(jù)上行鏈路數(shù)據(jù)包占用緩沖器的空間調(diào)整所述重傳定時(shí)器的周期；

根據(jù)調(diào)整后的所述重傳定時(shí)器的周期發(fā)送常規(guī)BSR；

所述根據(jù)上行鏈路數(shù)據(jù)包占用緩沖器的空間調(diào)整所述重傳定時(shí)器的周期，具體包括：

若上行鏈路數(shù)據(jù)包占用緩沖器的空間未超過第一比例，則根據(jù)所述上行鏈路數(shù)據(jù)包的種類調(diào)整所述重傳定時(shí)器的周期。

2.如權(quán)利要求1所述的方法，其特征在于，所述根據(jù)上行鏈路數(shù)據(jù)包占用緩沖器的空間調(diào)整所述重傳定時(shí)器的周期，具體包括：

判斷上行鏈路數(shù)據(jù)包占用緩沖器的空間是否超過第一比例；

若是，則降低所述重傳定時(shí)器的周期。

3.如權(quán)利要求1所述的方法，其特征在于，所述根據(jù)上行鏈路數(shù)據(jù)包占用緩沖器的空間調(diào)整所述重傳定時(shí)器的周期，具體包括：

若上行鏈路數(shù)據(jù)包占用緩沖器的空間超過第一比例且低于第二比例，則將所述重傳定時(shí)器的周期降低至第一周期；

若上行鏈路數(shù)據(jù)包占用緩沖器的空間超過第二比例，則將所述重傳定時(shí)器的周期降低至第二周期；

其中，所述第二比例高于所述第一比例，所述第一周期高于所述第二周期。

4.如權(quán)利要求1所述的方法，其特征在于，所述根據(jù)所述上行鏈路數(shù)據(jù)包的種類調(diào)整所述重傳定時(shí)器的周期，具體包括：

若所述上行鏈路數(shù)據(jù)包的種類為預(yù)設(shè)種類，則降低所述重傳定時(shí)器的周期。

5.一種上行數(shù)據(jù)傳輸系統(tǒng)，其特征在于，包括：

接收模塊，用于接收基站發(fā)送的重傳定時(shí)器的周期；

調(diào)整模塊，用于根據(jù)上行鏈路數(shù)據(jù)包占用緩沖器的空間調(diào)整所述重傳定時(shí)器的周期；

發(fā)送模塊，用于根據(jù)調(diào)整后的所述重傳定時(shí)器的周期發(fā)送常規(guī)BSR；

所述調(diào)整模塊具體包括第一判斷單元和調(diào)整單元；

所述第一判斷單元用于在上行鏈路數(shù)據(jù)包占用緩沖器的空間未超過第一比例的情況下調(diào)用所述調(diào)整單元；

所述調(diào)整單元用于根據(jù)所述上行鏈路數(shù)據(jù)包的種類調(diào)整所述重傳定時(shí)器的周期。

6.如權(quán)利要求5所述的系統(tǒng)，其特征在于，所述第一判斷單元，用于判斷上行鏈路數(shù)據(jù)包占用緩沖器的空間是否超過第一比例，并在是的情況下降低所述重傳定時(shí)器的周期。

7.如權(quán)利要求5所述的系統(tǒng)，其特征在于，所述調(diào)整模塊具體包括：

第二判斷單元，用于判斷上行鏈路數(shù)據(jù)包占用緩沖器的空間是否超過第一比例且低于第二比例，并在是的情況下將所述重傳定時(shí)器的周期降低至第一周期；

第三判斷單元，用于判斷上行鏈路數(shù)據(jù)包占用緩沖器的空間是否超過第二比例，并在是的情況下將所述重傳定時(shí)器的周期降低至第二周期；

其中，所述第二比例高于所述第一比例，所述第一周期高于所述第二周期。

8.如權(quán)利要求5所述的系統(tǒng)，其特征在于，所述調(diào)整單元具體用于在所述上行鏈路數(shù)據(jù)包的種類為預(yù)設(shè)種類的情況下，降低所述重傳定時(shí)器的周期。

9.一種終端，其特征在于，包括：

至少一個(gè)處理器；以及

與所述至少一個(gè)處理器通信連接的存儲器；其中，

所述存儲器存儲有可被所述至少一個(gè)處理器執(zhí)行的指令，所述指令被所述至少一個(gè)處理器執(zhí)行，以使所述至少一個(gè)處理器能夠執(zhí)行權(quán)利要求1-4中任一項(xiàng)所述的方法。

10.一種存儲有計(jì)算機(jī)指令的非瞬時(shí)計(jì)算機(jī)可讀存儲介質(zhì)，其特征在于，所述計(jì)算機(jī)指令用于使所述計(jì)算機(jī)執(zhí)行權(quán)利要求1-4中任一項(xiàng)所述的方法。