[發明專利]一種流水線逐次逼近型ADC位權后臺校準系統和方法

有效

• 申請號: 202011175318.5
• 申請日: 2020-10-29
• 公開（公告）號: CN112003620B
• 公開（公告）日: 2021-02-19
• 發明（設計）人: 孫杰;陳超;劉偉強;王成華
• 申請（專利權）人: 南京航空航天大學
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 南京鐘山專利代理有限公司 32252
• 代理人: 陳月菊

1.一種流水線逐次逼近型ADC位權后臺校準系統，其特征在于，所述校準系統包括第一級SAR ADC電路和第二級SAR ADC電路，第一級SAR ADC電路的輸出端通過級間放大器和第二級SAR ADC電路的輸入端連接；

所述第一級SAR ADC電路包括輔DAC、主DAC、比較器、SAR邏輯模塊、偽隨機信號發生器和判決邏輯模塊；

所述輔DAC的輸出端與比較器的輸入端連接，對輸入信號進行量化，其中，輔DAC的電容陣列為上極板采樣，比較器直接對輸入信號進行第一次比較，比較結果經SAR邏輯模塊處理后，用以控制輔DAC陣列的開關切換，進行逐次逼近操作直到第一級量化完成，得到第一級SAR的數字輸出碼D_OUT1；同時，所述SAR邏輯模塊對輔DAC的余量信息作一次額外比較得到D₀；

所述判決邏輯模塊的其中一個輸入端與SAR邏輯模塊的輸出端連接，另一個輸入端與偽隨機信號發生器連接，輸出端與主DAC的輸入端連接，將D_OUT1和D₀編譯后輸出D_PN，作為主DAC的輸入，由主DAC產生全范圍PN信號注入窗口，其中，采用D₀信號將全范圍PN信號注入窗口進一步細分為4個區域；

所述主DAC的輸出端經級間放大器與第二級SAR ADC電路的輸入端連接，所述主DAC的輸出結果經級間放大器放大后作為第二級SAR ADC電路的輸入信號；

所述主DAC中插入有附加電容C_d，用于根據PN信號輸入的極性反向撥動電容的參考電壓，將注入PN信號后的傳遞曲線整體下降或上升。

2.根據權利要求1所述的流水線逐次逼近型ADC位權后臺校準系統，其特征在于，所述校準系統還包括數字域計算和校準誤差電路，所述數字域計算和校準誤差電路包括三個輸入端，分別與偽隨機信號發生器的輸出端、第二級SAR ADC電路的輸出端和判決邏輯模塊的輸出端連接，用于對ADC系統誤差進行校準。

3.根據權利要求1所述的流水線逐次逼近型ADC位權后臺校準系統，其特征在于，所述輸入信號和參考電壓同時作為主DAC的輸入。

4.一種基于權利要求1所述校準系統的流水線逐次逼近型ADC位權后臺校準方法，其特征在于，所述校準方法包括以下步驟：

S1，定義任意一組輸入信號和參考電壓，由第一級SAR電路進行逐次逼近轉換，其中，由輔DAC與比較器配合對輸入信號進行量化，量化結束后得到第一級SAR電路的輸出數字碼為D_OUT1，之后再對輔DAC的余量信息做一次額外比較得到D₀；

S2，將D_OUT1和D₀作為判決邏輯模塊的輸入，D_OUT1為第一級SAR ADC電路轉換結束后的結果，由輔DAC與比較器多一次量化得到的D₀信號，將注入窗口進一步細分為4個區域；采用判決邏輯模塊將D_OUT1和D₀編譯后輸出D_PN，作為主DAC的輸入，由主DAC產生第一級的余量信號；

S3，主DAC的輸出結果經級間放大器放大后作為第二級SAR ADC電路的輸入信號。

5.根據權利要求4所述的流水線逐次逼近型ADC位權后臺校準方法，其特征在于，步驟S2中，所述由輔DAC多一次量化得到的D₀信號將輸入窗口進一步細分為4個區域是指：

在每一個全范圍PN信號注入窗口中，由PN信號控制判斷邏輯模塊，使其輸出為兩種隨機情況，將全范圍PN信號注入窗口分為四個區域。

6.根據權利要求4所述的流水線逐次逼近型ADC位權后臺校準方法，其特征在于，所述校準方法還包括：

在主DAC中插入附加電容C_d，附加電容C_d根據PN信號輸入的極性反向撥動電容的參考電壓，將注入PN信號后的傳遞曲線整體下降或上升；

根據預設的冗余范圍計算得到附加電容C_d的取值，使級間放大器的輸出控制在下一級SAR ADC信號允許范圍內。

7.根據權利要求4所述的流水線逐次逼近型ADC位權后臺校準方法，其特征在于，所述校準方法還包括：

結合偽隨機信號發生器產生的PN信號、第二級SAR ADC電路生成的D_OUT2信號和判決邏輯模塊輸出的D_PN信號，采用數字域計算和校準誤差模塊對系統誤差進行校準，得到最終的輸出結果D_OUT。