[發明專利]一種基于FPGA的SRIO總線加密傳輸裝置

有效

• 申請號: 202011167693.5
• 申請日: 2020-10-28
• 公開（公告）號: CN112367310B
• 公開（公告）日: 2022-11-18
• 發明（設計）人: 沈月峰;王呂大;趙明亮;龔清生;侯春雷;楊帆;孫大東;陜振
• 申請（專利權）人: 北京計算機技術及應用研究所
• 主分類號: H04L9/40
• 分類號: H04L9/40;H04L69/22;H04L69/06;G05B19/042
• 代理公司: 中國兵器工業集團公司專利中心 11011
• 代理人: 王雪芬

1.一種基于FPGA的SRIO總線加密傳輸裝置，其特征在于，包括第一FPGA、第一PCIe/Ethernet協議處理模塊、包頭發生器、數據加密模塊、SRIO組包模塊、第一SRIO控制器、SRIO交換模塊、第二FPGA、SIRO分包模塊、包頭解析模塊、第二PCIe/Ethernet協議處理模塊、數據解密模塊；

設主機A與主機B之間需要進行數據加密傳輸；SRIO交換模塊用于基于SRIO ID實現主機A與主機B的之間的數據包轉發處理；

若主機B向主機A發送數據，位于主機A中的應用程序調用PCIe或Ethernet驅動程序，生成需要發送的PCIe和Ethernet數據幀，通過第一FPGA，即FPGA_A可編程邏輯芯片將其發送至第一PCIe/Ethernet協議處理模塊提取出有效數據和目的地址信息；包頭發生器根據數據包的目的地址生成SRIO ID，同時生成包頭信息，有效數據則進入數據加密模塊進行加密操作生成密文數據；SRIO組包模塊實現包頭信息和密文數據的拼接，并將拼接后的數據包送入第一SRIO控制器發送出去，整幀數據發送完畢時，插入一個DOORBELL門鈴包；

SRIO交換模塊根據目的SRIO ID信息將數據包路由至第二FPGA，即FPGA_B可編程邏輯芯片的SRIO控制器，該數據包經過SIRO分包模塊提取包頭信息和有效數據，包頭信息送至包頭解析模塊，有效數據則進入數據解密模塊進行解密，得到明文數據；當包頭解析模塊檢測到收到1個DOORBELL門鈴則認為已收到一個完整的數據幀，則通過中斷的方式通知第二PCIe/Ethernet協議處理模塊將數據打包成PCIe/Ethernet數據幀并傳輸至主機B；位于主機B中的應用程序調用PCIe或Ethernet驅動程序，接收并解析所收到的PCIe和Ethernet數據幀。

2.一種利用權利要求1所述裝置實現的數據加密傳輸方法。

3.如權利要求2所述的方法，其特征在于，該方法在實現過程中約定：所有SRIO數據幀中的有效數據都為SRIO協議最大值的字節數，應用程序需要做到SRIO協議最大值的字節數對齊傳輸。

4.如權利要求2所述的方法，其特征在于，該方法在實現過程中還約定：僅對有效數據進行加密，包頭不進行加密處理。

5.如權利要求2所述的方法，其特征在于，所述SRIO協議最大值的字節數為256字節。

6.如權利要求2所述的方法，其特征在于，所述包頭信息為SWRITE/NWRITE。

7.如權利要求2所述的方法，其特征在于，所述SRIO交換模塊位于SRIO交換網絡中。

8.一種如權利要求1所述的裝置在數據傳輸技術領域中的應用。

9.一種如權利要求2至7中任一項所述的方法在數據傳輸技術領域中的應用。