[發(fā)明專利]DCS響應(yīng)時間測試裝置、測試方法、應(yīng)用方法和介質(zhì)

在審

• 申請?zhí)枺?/td>: 202011162427.3
• 申請日: 2020-10-27
• 公開（公告）號: CN112462732A
• 公開（公告）日: 2021-03-09
• 發(fā)明（設(shè)計(jì)）人: 王志武;彭浩;張影;韋秋蘭;郎婷;汪爾康;潘璽
• 申請（專利權(quán)）人: 中國核動力研究設(shè)計(jì)院
• 主分類號: G05B23/02
• 分類號: G05B23/02
• 代理公司: 成都行之專利代理事務(wù)所(普通合伙) 51220
• 代理人: 李朝虎

本發(fā)明公開了DCS響應(yīng)時間測試裝置、測試方法、應(yīng)用方法和介質(zhì)，涉及核電廠安全級DCS測試技術(shù)領(lǐng)域，本發(fā)明降低DCS響應(yīng)時間測試對測試設(shè)備依賴程度并提高DCS響應(yīng)時間自動化測試程度。本發(fā)明包括接入輸入端的2oo4邏輯電路模塊通過6個二與門處理4個輸入信號得到DCS響應(yīng)時間測試的起點(diǎn)信號，接入輸出端的2oo4邏輯電路模塊通過6個二與門處理4個輸出信號得到DCS響應(yīng)時間測試的終點(diǎn)信號，示波器通過兩個通道測量、處理起點(diǎn)信號與終點(diǎn)信號并輸出DCS響應(yīng)時間，處理包括處理起點(diǎn)信號與終點(diǎn)信號的時間差值。本發(fā)明解決目前人力調(diào)節(jié)示波器測量時間的瓶頸，自動化執(zhí)行測試才能更方便的實(shí)現(xiàn)測試數(shù)據(jù)的量化，達(dá)到驗(yàn)證DCS響應(yīng)時間滿足設(shè)計(jì)要求的效果。

技術(shù)領(lǐng)域

本發(fā)明涉及核電廠安全級DCS測試技術(shù)領(lǐng)域，具體涉及DCS響應(yīng)時間測試裝置、測試方法、應(yīng)用方法和介質(zhì)。

背景技術(shù)

核電廠DCS響應(yīng)時間測試需要記錄4個DCS輸入信號作為起點(diǎn)及四個DCS輸出信號作為終點(diǎn)，DCS響應(yīng)時間計(jì)算方式為第二個輸入信號作為DCS響應(yīng)時間的起點(diǎn)，第二個輸出信號作為DCS響應(yīng)時間的終點(diǎn)，終點(diǎn)與起點(diǎn)的時間差為DCS響應(yīng)時間；

常規(guī)的測試方法為使用8通道以上的示波器或者記錄儀采集所有的輸入信號及輸出信號，然后使用人工的方式進(jìn)行調(diào)節(jié)讀取數(shù)值得到DCS響應(yīng)時間，這種方法對設(shè)備要求高，測試效率低，真實(shí)反映DCS響應(yīng)時間需要測量大量的數(shù)據(jù)，傳統(tǒng)的方法將大大增加測試難度。

發(fā)明內(nèi)容

本發(fā)明旨在降低DCS響應(yīng)時間測試對測試設(shè)備依賴程度并提高DCS響應(yīng)時間自動化測試程度，通過自動化測試手段得出DCS響應(yīng)時間大數(shù)據(jù)從而可以分析總結(jié)DCS系統(tǒng)設(shè)計(jì)響應(yīng)時間是否滿足設(shè)計(jì)要求。

為了克服DCS響應(yīng)時間測試的上述難題，本裝置通過增加邏輯電路的方式將4組輸入信號自動運(yùn)算2oo4邏輯并輸出一組跳變信號作為響應(yīng)時間的起點(diǎn)，并使用同樣的方式將4組輸出信號自動運(yùn)算2oo4邏輯并輸出一組跳變信號作為響應(yīng)時間的終點(diǎn)，從而實(shí)現(xiàn)使用2通道示波器能夠自動測試DCS響應(yīng)時間功能。

本發(fā)明通過下述技術(shù)方案實(shí)現(xiàn)：

DCS響應(yīng)時間測試裝置，包括與接入DCS系統(tǒng)4個保護(hù)組信號采集輸入端的2oo4邏輯電路模塊，還包括接入DCS系統(tǒng)4個保護(hù)組信號輸出端的2oo4邏輯電路模塊；

接入輸入端的2oo4邏輯電路模塊為通過6個二與門處理4個輸入信號得到DCS響應(yīng)時間測試的起點(diǎn)信號的2oo4邏輯電路模塊，接入輸出端的2oo4邏輯電路模塊為通過6個二與門處理4個輸出信號得到DCS響應(yīng)時間測試的終點(diǎn)信號的2oo4邏輯電路模塊；

還包括接入得到DCS響應(yīng)時間測試的起點(diǎn)信號的2oo4邏輯電路模塊輸出端至示波器第一通道，接入得到DCS響應(yīng)時間測試的終點(diǎn)信號的2oo4邏輯電路模塊輸出端至示波器第二通道，所述示波器通過兩個通道測量、處理起點(diǎn)信號與終點(diǎn)信號并輸出DCS響應(yīng)時間，處理包括處理起點(diǎn)信號與終點(diǎn)信號的時間差值。

進(jìn)一步地，所述2oo4邏輯電路模塊包括6個二與門，4個保護(hù)組信號分別為CH1、CH2、CH3和CH4；

6個二與門分別順序?yàn)榈谝粋€二與門、第二個二與門、第三個二與門、第四個二與門、第五個二與門和第六個二與門；

第一個二與門接入CH1、CH2，第二個二與門接入CH1、CH3，第三個二與門接入CH1、CH4，第四個二與門接入CH2、CH3，第五個二與門接入CH2、CH4，第六個二與門接入CH3、CH4；

第一個二與門、第二個二與門、第三個二與門、第四個二與門輸出端接入第一個四或門的輸入，第五個二與門和第六個二與門接入第二個四或門的輸入，第一個四或門輸出接入第二個四或門的輸入，第二個四或門的輸出為起點(diǎn)信號或終點(diǎn)信號；

當(dāng)2oo4邏輯電路模塊為接入DCS系統(tǒng)4個保護(hù)組信號采集輸入端的2oo4邏輯電路模塊，第二個四或門的輸出為起點(diǎn)信號；