[發(fā)明專利]差分數(shù)字信號輸出電路及具有高速接口模塊的芯片

在審

• 申請?zhí)枺?/td>: 202011160833.6
• 申請日: 2020-10-28
• 公開（公告）號: CN112234977A
• 公開（公告）日: 2021-01-15
• 發(fā)明（設(shè)計）人: 何力
• 申請（專利權(quán)）人: 中科威發(fā)半導體（蘇州）有限公司
• 主分類號: H03K19/0175
• 分類號: H03K19/0175;H03F3/45
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種差分數(shù)字信號輸出電路，包括用于輸出差分輸出信號的差分信號處理單元，所述差分信號處理單元包括第一輸入差分對NMOS管M11和NMOS管M12，其特征在于，所述輸出電路還包括差分信號調(diào)制單元；

所述差分信號調(diào)制單元的輸入端獲取差分輸入信號，其輸出端連接所述第一輸入差分對M11和M12的柵極對其輸入調(diào)制差分信號，當所述調(diào)制差分信號的正信號Vin1與負信號Vip1相等為Vp時，電壓Vp大于等于所述第一輸入差分對M11和M12的開啟電壓Vt。

2.根據(jù)權(quán)利要求1所述的差分數(shù)字信號輸出電路，其特征在于，所述差分信號處理單元還包括電連接于所述第一輸入差分對M11和M12的漏極和電壓源的第一負載對、電連接在所述第一輸入差分對M11和M12的源極與地間的NMOS管M1，所述第一輸入差分對M11和M12的源極分別為差分輸出信號Von和Vop的輸出端。

3.根據(jù)權(quán)利要求2所述的差分數(shù)字信號輸出電路，其特征在于，所述差分信號調(diào)制單元包括：

差分信號輸入單元，包括對所述調(diào)制差分信號的正信號Vin1與負信號Vip1的平均值采樣的采樣輸出端；

交越點電壓調(diào)制單元，其包括放大器，所述放大器OP1的同相輸入端連接所述采樣輸出端，其反相輸入端獲取不小于所述開啟電壓Vt的電壓，其輸出端連接所述差分信號輸入單元，用于調(diào)節(jié)所述調(diào)制差分信號的正信號Vin1與負信號Vip1的大小。

4.根據(jù)權(quán)利要求3所述的差分數(shù)字信號輸出電路，其特征在于，所述差分信號輸入單元還包括第二輸入差分對NMOS管M21和NMOS管M22、電連接于電壓源和所述第二輸入差分對M21和M22的漏極的第二負載對PMOS管M31和PMOS管M32、電連接在所述第二輸入差分對M21和M22的源極與地間的NMOS管M2，所述NMOS管M1與所述NMOS管M2的柵極連接同一偏置電壓Vb，所述第二輸入差分對M21和M22的柵極分別為差分輸入信號Vip和Vin的輸入端，其漏極分別為調(diào)制差分信號Vin1和Vip1的輸出端；所述放大器OP1的輸出端同時連接所述第二負載對M31和M32的柵極。

5.根據(jù)權(quán)利要求4所述的差分數(shù)字信號輸出電路，其特征在于，所述差分信號輸入單元包括電連接于所述第二輸入差分對M21和M22的漏極的采樣負載對電阻R5和R6，所述R5和R6的另一端同時連接所述采樣輸出端。

6.根據(jù)權(quán)利要求3所述的差分數(shù)字信號輸出電路，其特征在于，所述交越點電壓調(diào)制單元還包括柵漏相接的NMOS管M4、電連接在所述NMOS管M4的源極與地間的NMOS管M3、電連接于電壓源和所述NMOS管M4的漏極的第三負載，所述NMOS管M1與所述NMOS管M3尺寸相同且柵極均連接同一偏置電壓Vb，所述NMOS管M4與所述第一輸入差分對M11和M12的尺寸相同，所述放大器OP1的反相輸入端連接所述NMOS管M4的漏極。

7.根據(jù)權(quán)利要求2所述的差分數(shù)字信號輸出電路，其特征在于，所述輸出電路還包括優(yōu)化電路，所述第一輸入差分對M11和M12配置為深N阱器件，所述優(yōu)化電路用于對所述第一輸入差分對M11和M12的襯底輸入正壓。

8.根據(jù)權(quán)利要求7所述的差分數(shù)字信號輸出電路，其特征在于，所述優(yōu)化電路包括串接于電壓源和地間的電阻R3和電阻R4，所述電阻R3的阻值大于電阻R4，所述第一輸入差分對M11和M12的襯底電連接于所述電阻R3和所述電阻R4之間。

9.一種具有高速接口模塊的芯片，其特征在于，所述芯片包括權(quán)利要求1～8中任一項所述的差分數(shù)字信號輸出電路。