[發明專利]雙大馬士革工藝方法

在審

• 申請號: 202011154164.1
• 申請日: 2020-10-26
• 公開（公告）號: CN112259503A
• 公開（公告）日: 2021-01-22
• 發明（設計）人: 李光磊;吳慶仁;林永順
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

本發明公開了一種雙大馬士革工藝方法，包括步驟：步驟一、在半導體襯底上依次形成第一層間膜、溝槽刻蝕停止層和第二層間膜，進行選擇性刻蝕形成通孔的開口；步驟二、沉積光阻塞保護層將通孔的開口完全填充并延伸到通孔的開口外的第二層間膜全部表面上；步驟三、形成第一光刻膠圖形將溝槽形成區域打開；步驟四、以第一光刻膠圖形為掩膜對光阻塞保護層進行回刻；步驟五、以所述第一光刻膠圖形為掩膜以及以溝槽刻蝕停止層為停止層對第二層間膜進行刻蝕形成溝槽；步驟六、去除第一光刻膠圖形和光阻塞保護層。本發明能簡化工藝流程，節省工藝成本和工藝時間，能提高產品質量。

技術領域

本發明涉及一種半導體集成電路制造方法，特別是涉及一種雙大馬士革(DualDamsecene,DD)工藝方法。

背景技術

如圖1A至圖1F所示，是現有雙大馬士革工藝方法的各步驟中的結構圖。現有雙大馬士革工藝方法包括如下步驟：

步驟一、如圖1A所示，提供一半導體襯底(未顯示)，在所述半導體襯底上依次形成第一層間膜103、溝槽刻蝕停止層104和第二層間膜105。

通常，在所述第一層間膜103的底部表面和所述半導體襯底的頂部表面之間還形成底層金屬層連線101以及用于隔離所述底層金屬層連線101的底層介質膜(未顯示)。

在所述底層金屬層連線101和所述底層介質膜的表面還形成有金屬擴散阻擋層102。

如圖1B所示，進行選擇性刻蝕形成通孔的開口106，所述通孔穿過所述第二層間膜105、所述溝槽刻蝕停止層104和所述第一層間膜103。

通常，所述通孔的開口106刻蝕停止在所述金屬擴散阻擋層102中。

所述半導體襯底包括硅襯底。

所述底層金屬層連線101的材料包括銅。

所述第一層間膜103的材料為二氧化硅。

所述第二層間膜105的材料為二氧化硅。

所述溝槽刻蝕停止層104的材料為氮化硅。

所述金屬擴散阻擋層102的材料為氮化硅或者氮摻雜碳化硅。

所述光阻塞保護層107采用底部抗反射涂層。

所述通孔的開口106的刻蝕區域采用第二光刻膠圖形定義。在形成所述第二光刻膠圖形之前還包括在所述第二層間膜105表面形成DARC層的步驟；所述DARC層在所述第二光刻膠圖形去除之后去除。所述DARC層的材料包括SiON。

步驟二、如圖1C所示，沉積光阻塞保護層107，所述光阻塞保護層107將所述通孔的開口106完全填充并延伸到所述通孔的開口106外的所述第二層間膜105全部表面上。

步驟三、如圖1D所示，對所述光阻塞保護層107進行回刻，回刻后所述通孔的開口106外的所述第二層間膜105表面打開，所述通孔的開口106中的所述光阻塞保護層107的頂部表面低于所述通孔的開口106的頂部表面。

步驟四、如圖1E所示，形成第一光刻膠圖形108將溝槽形成區域打開，所述通孔的開口106位于所述溝槽形成區域中。

步驟五、如圖1F所示，以所述第一光刻膠圖形108為掩膜以及以所述溝槽刻蝕停止層104為停止層對所述第二層間膜105進行刻蝕形成溝槽9。

通常，所述溝槽刻蝕完成后還包括將殘留在所述通孔的開口106底部的所述金屬擴散阻擋層102去除的步驟。

步驟六、去除所述第一光刻膠圖形108和所述光阻塞保護層107。

步驟六之后，還包括在所述溝槽和所述通孔的開口106中同時形成銅層，由填充于所述通孔的開口106中的銅層組成所述通孔，由填充于所述溝槽中的銅層組成銅連線。