[發明專利]一種功率半導體器件

有效

• 申請號: 202011152113.5
• 申請日: 2020-10-26
• 公開（公告）號: CN111987147B
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 李振道;孫明光;朱偉東
• 申請（專利權）人: 江蘇應能微電子有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06
• 代理公司: 無錫市大為專利商標事務所(普通合伙) 32104
• 代理人: 曹祖良;陳麗麗

本發明涉及集成電路技術領域，具體公開了一種功率半導體器件，其中，包括：半導體基板，所述半導體基板被劃分為主動區和終端區，所述主動區位于所述半導體基板的中心區，所述終端區位于所述主動區的外圈且環繞所述主動區設置，所述主動區和所述終端區均包括環狀結構，所述主動區的每個環狀結構的曲率半徑均相同，所述終端區的每個環狀結構的曲率半徑均相同，且所述終端區的環狀結構的曲率半徑均等于所述主動區的環狀結構的曲率半徑。本發明提供的功率半導體器件能夠有效提升并控制擊穿電壓。

技術領域

本發明涉及集成電路技術領域，尤其涉及一種功率半導體器件。

背景技術

一般來說，對功率半導體功率組件的布局中，四個角落的彎角設計跟組件的擊穿電壓是息息相關的，而對超結接面（Super-Junction）更甚。超結接面組件同時存在P型摻雜區柱及N型摻雜區柱，在逆偏壓的情況下，維持理想的空乏狀態及取得較高的擊穿電壓（Breakdown）便是設計的重點。

就擊穿電壓而言，任何功率組件在設計上都需考慮到主動區及終端區兩部份，而超結接面首重電荷平衡，在設計上更是有難度，四個角落的彎曲位置更因為不理想的設計，容易導致電荷的不平衡而降低擊穿電壓。因此，如何能夠簡單化彎角設計且不讓擊穿電壓失真一直是本領域技術人員亟待解決的技術問題。

發明內容

本發明提供了一種功率半導體器件，解決相關技術中存在的功率半導體器件電荷不平衡導致的擊穿電壓降低的問題。

作為本發明的一個方面，提供一種功率半導體器件，其中，包括：半導體基板，所述半導體基板被劃分為主動區和終端區，所述主動區位于所述半導體基板的中心區，所述終端區位于所述主動區的外圈且環繞所述主動區設置，所述主動區和所述終端區均包括環狀結構，所述主動區的每個環狀結構曲率半徑均相同，所述終端區的每個環狀結構的曲率半徑均相同，且所述終端區的環狀結構的曲率半徑均等于所述主動區的環狀結構的曲率半徑。

進一步地，所述半導體基板包括在所述主動區和所述終端區內均設置的第一柱狀摻雜區和第二柱狀摻雜區，且所述第一柱狀摻雜區和所述第二柱狀摻雜區相鄰且交替設置。

進一步地，位于所述主動區內的第一柱狀摻雜區形成的環狀結構在角落位置的寬度到遠離角落位置的寬度的變化趨勢為逐漸減小，且遠離角落位置的寬度保持一致。

進一步地，位于所述終端區內的第一柱狀摻雜區形成的環狀結構在角落位置的寬度與遠離角落位置的寬度均保持一致。

進一步地，位于所述主動區以及所述終端區的所述第一柱狀摻雜區通過注入或刻蝕然后再填入多晶硅的方式而成，所述第一柱狀摻雜區的總高度在30μm～100μm之間，位于所述主動區以及所述終端區的所述第二柱狀摻雜區是以MOCVD方式所生長出的外延。

進一步地，所述第一柱狀摻雜區內的摻雜物是砷或磷，所述第一柱狀摻雜區內的摻雜物的濃度在1*10¹⁴cm^-3~5*10¹⁵cm^-3之間，所述第二柱狀摻雜區內的摻雜物是硼，所述第二柱狀摻雜區內的摻雜物的濃度在1*10¹⁴cm^-3~5*10¹⁵cm^-3之間。

進一步地，在所述主動區內，位于所述第一柱狀摻雜區上注入井深摻雜區，位于所述第二柱狀摻雜區上形成氧化層、多晶硅層及介電層，所述井深摻雜區上注入源極摻雜區，所述源極摻雜區上形成金屬層。

進一步地，所述功率半導體器件為N型功率半導體器件。

本發明提供的功率半導體器件，在超結接面的結構中，舍棄掉一般傳統的直條式布局及封閉式布局方式，改以連續的環狀布局方式，且主動區和終端區在的曲率半徑均相等，可以有效避免掉直條式或封閉式本身的設計缺陷所導致的電荷不平衡，進而能有效提升并控制其擊穿電壓。

附圖說明