[發明專利]散列算法及電路、電子設備

在審

• 申請號: 202011151967.1
• 申請日: 2020-10-23
• 公開（公告）號: CN114499465A
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 魏祥野;修黎明
• 申請（專利權）人: 北京京東方技術開發有限公司;京東方科技集團股份有限公司
• 主分類號: H03K3/017
• 分類號: H03K3/017;H03K19/0175
• 代理公司: 北京風雅頌專利代理有限公司 11403
• 代理人: 李莎

1.一種散列算法電路，包括：

輸入電路單元，被配置為：接收待處理數據；

至少一個散列電路單元，與所述輸入電路單元電耦接，所述散列電路單元具有按照預設散列算法布設的電路結構，并被配置為：將經過所述散列電路單元的所述待處理數據形成為目標數據；其中，所述待處理數據的數據長度大于所述目標數據的數據長度；

輸出電路單元，與至少一個所述散列電路單元電耦接，并被配置為：輸出所述目標數據。

2.根據權利要求1所述的散列算法電路，所述預設散列算法選自以下方法至少其一：直接尋址法、數字分析法、平方取中法、折疊法、隨機數法、除留余數法。

3.根據權利要求1所述的散列算法電路，包括第一散列電路單元和第二散列電路單元；

所述第一散列電路單元，與所述輸入電路單元電耦接，所述第一散列電路單元具有按照第一預設散列算法布設的電路結構，并被配置為：將所述待處理數據形成為中間數據；其中，所述待處理數據的數據長度大于所述中間數據的數據長度；

所述第二散列電路單元，與所述第一散列電路單元電耦接，所述第二散列電路單元具有按照第二預設散列算法布設的電路結構，并被配置為：將所述中間數據形成為目標數據；其中，所述中間數據的數據長度大于所述目標數據的數據長度。

4.根據權利要求3所述的散列算法電路，所述待處理數據被分割為n個序列；

所述第一散列電路單元，被配置為：通過其電路結構將所述n個序列按照所述第一預設散列算法形成為具有k個序列的中間數據，其中，n和k均為自然數，且n＞k；

所述第二散列電路單元，被配置為：通過其電路結構將所述k個序列按照所述第二預設散列算法形成為具有u個序列的目標數據，其中，u為自然數，且k＞u。

5.根據權利要求4所述的散列算法電路，其中，

所述第一散列電路單元包括異或電路、求和電路、移位電路中的至少其一；

所述第二散列電路單元包括異或電路、求和電路、移位電路中的至少其一；

其中，所述異或電路和求和電路的數量根據n和u的數量差值進行確定。

6.根據權利要求5所述的散列算法電路，所述待處理數據被分割為8個序列；所述第一散列電路單元，包括：

第一異或電路，被配置為將所述待處理數據的第一序列和第二序列進行異或操作以形成所述中間數據的第二中間序列；

第一求和電路，被配置為將所述待處理數據的第三序列和第四序列進行求和操作以形成所述中間數據的第五中間序列；

第一左移位電路，被配置為將所述待處理數據的第五序列進行左移位以形成所述中間數據的第四中間序列；

第二異或電路，被配置為將所述待處理數據的第六序列和第八序列進行異或操作以形成所述中間數據的第三中間序列；

第一右移位電路，被配置為將所述待處理數據的第七序列進行右移位以形成所述中間數據的第一中間序列。

7.根據權利要求6所述的散列算法電路，所述第二散列電路單元，包括：

第三異或電路，分別與所述第一右移位電路和所述第一異或電路電耦接，并被配置為將所述第一中間序列和第二中間序列進行異或操作以形成第一臨時序列；

第二求和電路，分別與所述第二異或電路和第一左移位電路電耦接，并被配置為將所述第三中間序列和第四中間序列進行求和操作以形成第二臨時序列；

第二右移位電路，與所述第二求和電路電耦接，并被配置為將所述第二臨時序列右移第一預定位數以形成第三臨時序列；

第二左移位電路，與所述第一求和電路電耦接，并被配置為將所述第五中間序列左移第二預定位數以形成第四臨時序列；

第四異或電路，分別與所述第三異或電路和第二左移位電路電耦接，并被配置為將所述第一臨時序列與第四臨時序列進行異或操作以形成第五臨時序列；

第五異或電路，分別與所述第四異或電路和第二右移位電路電耦接，并被配置為將所述第三臨時序列與第五臨時序列進行異或操作以形成所述目標數據。