[發明專利]埋入式字線結構及其制備方法、動態隨機存儲器

在審

• 申請號: 202011151832.5
• 申請日: 2020-10-22
• 公開（公告）號: CN114388505A
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 陸勇;沈宏坤;吳公一
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L27/108
• 分類號: H01L27/108;H01L21/8242
• 代理公司: 北京律智知識產權代理有限公司 11438
• 代理人: 孫寶海;袁禮君

1.一種埋入式字線結構，其特征在于，包括：

半導體基底，設有有源區和淺溝槽，所述淺溝槽將所述有源區隔離；

字線溝槽，沿第一方向穿過所述有源區；

字線結構，設于所述字線溝槽中，所述字線結構包括：

高介電常數介電層，覆蓋于所述字線溝槽的內表面上；

多晶硅層，覆蓋于所述高介電常數介電層上；

功函數層，覆蓋于所述多晶硅層上；

字線金屬層，填充于所述功函數層的遠離所述多晶硅層的一側。

2.根據權利要求1所述的埋入式字線結構，其特征在于，還包括：阻擋層，填充于所述字線溝槽，位于所述字線結構上，且所述阻擋層的上表面與所述半導體基底的上表面平齊。

3.根據權利要求2所述的埋入式字線結構，其特征在于，所述字線溝槽的深度為50～300nm，所述字線溝槽的橫截面寬度為20～100nm。

4.根據權利要求3所述的埋入式字線結構，其特征在于，所述阻擋層在所述字線溝槽中的填充深度為第一深度，所述第一深度為20～150nm。

5.根據權利要求1所述的埋入式字線結構，其特征在于，所述高介電常數介電層的介電常數大于4，其材料為氧化鉿、硅酸鉿氮氧化合物、氧化鋁、氧化鋯或鋯酸鉿的一種或多種。

6.根據權利要求1所述的埋入式字線結構，其特征在于，所述高介電常數介電層的厚度為2～10nm。

7.根據權利要求1所述的埋入式字線結構，其特征在于，所述功函數層為TiN，所述功函數層的厚度為2～7nm。

8.根據權利要求2所述的埋入式字線結構，其特征在于，所述阻擋層為SiN。

9.一種動態隨機存儲器，其特征在于，包括如權利要求1至8中任一項所述的埋入式字線結構。

10.一種如權利要求1至8中任一項所述的埋入式字線結構的制備方法，其特征在于，包括：

提供半導體基底，在所述半導體基底上形成源區和淺溝槽，所述淺溝槽將所述有源區隔離；

在所述有源區形成字線溝槽，所述字線溝槽沿第一方向穿過所述有源區；

在所述字線溝槽的內表面形成高介電常數介電層；

在所述高介電常數介電層上形成多晶硅層；

在所述多晶硅層上沉積形成功函數層；

在所述字線溝槽中填充字線金屬層，使所述字線溝槽中形成字線結構；

回蝕刻所述字線結構。

11.根據權利要求10所述的埋入式字線結構的制備方法，其特征在于，在所述有源區形成字線溝槽包括：

在所述半導體基底上形成第一硬掩膜層，并在所述第一硬掩膜層上形成第一圖案；

基于所述第一圖案蝕刻所述半導體基底，形成所述字線溝槽。

12.根據權利要求10所述的埋入式字線結構的制備方法，其特征在于，在所述高介電常數介電層上形成多晶硅層包括：

在附著有所述高介電常數介電層的所述字線溝槽中同時進行多晶硅的沉積與摻雜，形成多晶硅，且所述多晶硅填充于所述字線溝槽；

在所述半導體基底上形成第二硬掩模層，并在所述第二硬掩模層上形成第二圖案；

基于所述第二圖案蝕刻部分所述多晶硅，形成所述多晶硅層。

13.根據權利要求10所述的埋入式字線結構的制備方法，其特征在于，利用干法蝕刻回蝕刻所述字線結構，并利用濕法蝕刻去除所述字線溝槽側壁殘留的所述功函數層。

14.根據權利要求10至13中任一項所述的埋入式字線結構的制備方法，其特征在于，還包括：在所述字線溝槽中填充阻擋層，使所述阻擋層位于經回蝕刻后的所述字線結構上，并使所述阻擋層的上表面與所述半導體基底的上表面平齊。