[發(fā)明專利]一種PCIE鏈路管理方法、系統(tǒng)及相關(guān)組件在審
| 申請(qǐng)?zhí)枺?/td> | 202011149803.5 | 申請(qǐng)日: | 2020-10-23 |
| 公開(kāi)(公告)號(hào): | CN112269753A | 公開(kāi)(公告)日: | 2021-01-26 |
| 發(fā)明(設(shè)計(jì))人: | 黃玉龍 | 申請(qǐng)(專利權(quán))人: | 蘇州浪潮智能科技有限公司 |
| 主分類號(hào): | G06F13/42 | 分類號(hào): | G06F13/42 |
| 代理公司: | 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 劉志紅 |
| 地址: | 215100 江蘇省蘇州市吳*** | 國(guó)省代碼: | 江蘇;32 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 pcie 管理 方法 系統(tǒng) 相關(guān) 組件 | ||
本申請(qǐng)公開(kāi)了一種PCIE鏈路管理方法,應(yīng)用于主機(jī)端的PCIE SW驅(qū)動(dòng),包括當(dāng)JBOF端和主機(jī)端有線纜插入,協(xié)商PCIE鏈路速率為x4;在x4聯(lián)通狀態(tài)下,獲取PCIE鏈路信息,其中,PCIE鏈路信息包括主機(jī)端的線纜的在位狀態(tài)、JBOF端的線纜的在位狀態(tài)、PCIE阻抗及PCIE帶寬;根據(jù)所有在位狀態(tài)判斷各個(gè)線纜是否均在位;若是,執(zhí)行修復(fù)操作以重新協(xié)商PCIE鏈路速率為預(yù)設(shè)速率,并根據(jù)PCIE阻抗和PCIE帶寬進(jìn)行故障監(jiān)測(cè)。本申請(qǐng)能夠防止頻繁的link造成的鏈路抖動(dòng)問(wèn)題,提高了PCIE鏈路的安全性和可靠性。本申請(qǐng)還公開(kāi)了一種PCIE鏈路管理系統(tǒng)、裝置及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì),具有以上有益效果。
技術(shù)領(lǐng)域
本申請(qǐng)涉及存儲(chǔ)系統(tǒng)領(lǐng)域,特別涉及一種PCIE鏈路管理方法、系統(tǒng)及相關(guān)組件。
背景技術(shù)
經(jīng)濟(jì)高效地處理與操控海量數(shù)據(jù)集對(duì)存儲(chǔ)系統(tǒng)性能的要求超越了基于硬盤(pán)的傳統(tǒng)存儲(chǔ)系統(tǒng)所能提供的性能,鑒于此,JBOF(Just a Bunch Of Flash,全閃存陣列)得到廣泛的推廣和應(yīng)用,為了解決JBOF與主機(jī)端的連接,一般采用主機(jī)端PCIE(PeripheralComponent Interconnect Express,高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn))Switch,通過(guò)miniSAS線纜連接JBOF,實(shí)現(xiàn)支持動(dòng)態(tài)熱插入和熱拔插,單個(gè)miniSAS線纜只能提供x4帶寬,為了能發(fā)揮JBOF性能,往往要求x16帶寬,因此,一般采用4根miniSAS線纜連接JBOF和主機(jī)端。考慮到miniSAS PCIE無(wú)法同時(shí)插入,因此需要重復(fù)使能PCIE Switch端口協(xié)商鏈路速率為x16帶寬,若在JBOF端沒(méi)有插好的情況下頻繁的link,會(huì)造成鏈路抖動(dòng)。
因此,如何提供一種解決上述技術(shù)問(wèn)題的方案是本領(lǐng)域技術(shù)人員目前需要解決的問(wèn)題。
發(fā)明內(nèi)容
本申請(qǐng)的目的是提供一種PCIE鏈路管理方法、系統(tǒng)、裝置及計(jì)算機(jī)可讀存儲(chǔ)介質(zhì),能夠防止頻繁的link造成的鏈路抖動(dòng)問(wèn)題,提高了PCIE鏈路的安全性和可靠性。
為解決上述技術(shù)問(wèn)題,本申請(qǐng)?zhí)峁┝艘环NPCIE鏈路管理方法,應(yīng)用于主機(jī)端的PCIE SW驅(qū)動(dòng),該P(yáng)CIE鏈路管理方法包括:
當(dāng)JBOF端和所述主機(jī)端有線纜插入,協(xié)商PCIE鏈路速率為x4;
在x4聯(lián)通狀態(tài)下,獲取PCIE鏈路信息,其中,所述PCIE鏈路信息包括PCIE阻抗、PCIE帶寬、所述主機(jī)端的線纜的在位狀態(tài)及所述JBOF端的線纜的在位狀態(tài);
根據(jù)所有所述在位狀態(tài)判斷各個(gè)所述線纜是否均在位;
若是,執(zhí)行修復(fù)操作以重新協(xié)商PCIE鏈路速率為預(yù)設(shè)速率,并根據(jù)所述PCIE阻抗和所述PCIE帶寬進(jìn)行故障監(jiān)測(cè)。
優(yōu)選的,獲取所述主機(jī)端的線纜的在位狀態(tài)的過(guò)程包括:
通過(guò)輪詢獲取所述主機(jī)端的線纜的在位狀態(tài);
相應(yīng)的,獲取所述JBOF端的線纜的在位狀態(tài)的過(guò)程包括:
通過(guò)輪詢獲取所述JBOF端的線纜的在位狀態(tài)。
優(yōu)選的,獲取PCIE阻抗及PCIE帶寬的過(guò)程包括:
通過(guò)讀取所述主機(jī)端對(duì)應(yīng)的寄存器的值獲取PCIE阻抗及PCIE帶寬。
優(yōu)選的,該P(yáng)CIE鏈路管理方法還包括:
記錄所有所述在位狀態(tài)、所述PCIE阻抗及所述PCIE帶寬各自對(duì)應(yīng)的日志信息。
優(yōu)選的,所述線纜為miniSAS線纜。
優(yōu)選的,所述修復(fù)操作包括:
先控制所述主機(jī)端的下行端口為無(wú)效狀態(tài),再控制所述主機(jī)端的下行端口為使能狀態(tài)。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于蘇州浪潮智能科技有限公司,未經(jīng)蘇州浪潮智能科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011149803.5/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
- 一種安裝PCIE卡的設(shè)備
- 一種PCIe設(shè)備管理方法及裝置
- 一種高速外設(shè)部件互連標(biāo)準(zhǔn)卡及其使用方法和裝置
- 一種基于PCIESwitch的PCIE信號(hào)擴(kuò)展系統(tǒng)及方法
- 一種基于PCIE Switch的PCIE信號(hào)擴(kuò)展系統(tǒng)
- PCIe設(shè)備共享網(wǎng)絡(luò)的生成方法、裝置及系統(tǒng)
- 一種PCIE設(shè)備的對(duì)接方法及PCIE設(shè)備
- 一種PCIE擴(kuò)展卡、相應(yīng)主機(jī)和PCIE信號(hào)擴(kuò)展方法
- 一種PCIe總線地址空間分配方法及裝置
- 一種服務(wù)器CPU適配PCIE板卡的方法
- 一種數(shù)據(jù)庫(kù)讀寫(xiě)分離的方法和裝置
- 一種手機(jī)動(dòng)漫人物及背景創(chuàng)作方法
- 一種通訊綜合測(cè)試終端的測(cè)試方法
- 一種服裝用人體測(cè)量基準(zhǔn)點(diǎn)的獲取方法
- 系統(tǒng)升級(jí)方法及裝置
- 用于虛擬和接口方法調(diào)用的裝置和方法
- 線程狀態(tài)監(jiān)控方法、裝置、計(jì)算機(jī)設(shè)備和存儲(chǔ)介質(zhì)
- 一種JAVA智能卡及其虛擬機(jī)組件優(yōu)化方法
- 檢測(cè)程序中方法耗時(shí)的方法、裝置及存儲(chǔ)介質(zhì)
- 函數(shù)的執(zhí)行方法、裝置、設(shè)備及存儲(chǔ)介質(zhì)





