[發(fā)明專利]基于FPGA服務(wù)器的計(jì)算資源發(fā)現(xiàn)及管理方法、系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 202011149390.0
• 申請(qǐng)日: 2020-10-23
• 公開（公告）號(hào): CN112241323A
• 公開（公告）日: 2021-01-19
• 發(fā)明（設(shè)計(jì)）人: 闞宏偉;李仁剛;王彥偉
• 申請(qǐng)（專利權(quán)）人: 浪潮（北京）電子信息產(chǎn)業(yè)有限公司
• 主分類號(hào): G06F9/50
• 分類號(hào): G06F9/50
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 郄晨芳

本申請(qǐng)公開了一種基于FPGA服務(wù)器的計(jì)算資源發(fā)現(xiàn)及管理方法、FPGA加速卡、FPGA服務(wù)器及基于FPGA服務(wù)器的計(jì)算資源發(fā)現(xiàn)及管理系統(tǒng)，該方法包括：獲取并解析網(wǎng)絡(luò)通信協(xié)議信息；基于網(wǎng)絡(luò)通信協(xié)議信息與綜合管理平臺(tái)進(jìn)行資源信息交互，以便綜合管理平臺(tái)發(fā)現(xiàn)FPGA加速卡；基于網(wǎng)絡(luò)通信協(xié)議信息與綜合管理平臺(tái)進(jìn)行管理信息交互，以便綜合管理平臺(tái)管理FPGA加速卡；該方法在FPGA加速卡與CPU等設(shè)備解耦后，通過將網(wǎng)絡(luò)通信協(xié)議信息直接在FPGA加速卡上部署并實(shí)現(xiàn)的方式，在不存在CPU或BMC等設(shè)備的情況下允許FPGA加速卡直接與綜合管理平臺(tái)進(jìn)行通信，縮短了數(shù)據(jù)傳輸路徑，提高了數(shù)據(jù)交互效率。

技術(shù)領(lǐng)域

本申請(qǐng)涉及異構(gòu)計(jì)算技術(shù)領(lǐng)域，特別涉及一種基于FPGA服務(wù)器的計(jì)算資源發(fā)現(xiàn)及管理方法、FPGA加速卡、FPGA服務(wù)器及基于FPGA服務(wù)器的計(jì)算資源發(fā)現(xiàn)及管理系統(tǒng)。

背景技術(shù)

當(dāng)前，F(xiàn)PGA(Field－Programmable Gate Array，現(xiàn)場可編程門陣列)被廣泛應(yīng)用以提高數(shù)據(jù)處理速度，為了更好地使用FPGA加速卡，一般采用綜合管理平臺(tái)對(duì)FPGA加速卡進(jìn)行發(fā)現(xiàn)和監(jiān)控管理。相關(guān)技術(shù)為了使綜合管理平臺(tái)發(fā)現(xiàn)并管理FPGA加速卡，由FPGA加速卡組成的設(shè)備需要利用CPU(中央處理器，Central Processing Unit)或BMC(BaseboardManagement Controller，基板管理控制器)與綜合管理平臺(tái)進(jìn)行數(shù)據(jù)交互。而隨著數(shù)據(jù)中心體系結(jié)構(gòu)的不斷發(fā)展演進(jìn)，與CPU解耦的FPGA加速器，開始在數(shù)據(jù)中心部署，此時(shí)FPGA作為獨(dú)立的加速單元，其不再通過PCIE部署在標(biāo)準(zhǔn)服務(wù)器內(nèi)部，在下一代數(shù)據(jù)中心中FPGA加速器等異構(gòu)設(shè)備，獨(dú)立部署在沒有CPU的服務(wù)器(FPGA服務(wù)器)中。在該數(shù)據(jù)中心的體系結(jié)構(gòu)中，造成上述監(jiān)控管理功能無法有效部署。

因此，如何在下一代數(shù)據(jù)中心體系結(jié)構(gòu)中，完成對(duì)計(jì)算資源的設(shè)備發(fā)現(xiàn)及監(jiān)控管理，即在不存在CPU和BMC等設(shè)備時(shí)如何利用綜合管理平臺(tái)對(duì)FPGA服務(wù)器進(jìn)行發(fā)現(xiàn)及管理，是本領(lǐng)域技術(shù)人員需要解決的技術(shù)問題。

發(fā)明內(nèi)容

有鑒于此，本申請(qǐng)的目的在于提供一種基于FPGA服務(wù)器(FPGA Box)的計(jì)算資源發(fā)現(xiàn)及管理方法、FPGA加速卡、FPGA服務(wù)器及基于FPGA服務(wù)器的計(jì)算資源發(fā)現(xiàn)及管理系統(tǒng)，通過FPGA自身的網(wǎng)絡(luò)以及板級(jí)MCU的網(wǎng)絡(luò)，以不依賴服務(wù)器CPU或者主板BMC的方式，給出了可重構(gòu)數(shù)據(jù)中心中綜合管理平臺(tái)對(duì)計(jì)算資源的發(fā)現(xiàn)方法、應(yīng)用端設(shè)備彈性部署及資源發(fā)現(xiàn)方法以及計(jì)算資源不經(jīng)CPU或主板BMC直接與綜合管理平臺(tái)溝通的監(jiān)控管理方法。較好的解決了與CPU解耦的FPGA加速器設(shè)備監(jiān)控管理、部署所面臨的問題，并且也可以無縫的兼容現(xiàn)有機(jī)卡綁定的模式。縮短了數(shù)據(jù)傳輸路徑，提高了數(shù)據(jù)交互效率。

為解決上述技術(shù)問題，本申請(qǐng)?zhí)峁┝艘环N基于FPGA服務(wù)器的計(jì)算資源發(fā)現(xiàn)及管理方法，包括：

獲取并解析網(wǎng)絡(luò)通信協(xié)議信息；

基于所述網(wǎng)絡(luò)通信協(xié)議信息，與綜合管理平臺(tái)進(jìn)行資源信息交互，以便所述綜合管理平臺(tái)發(fā)現(xiàn)FPGA加速卡；

基于所述網(wǎng)絡(luò)通信協(xié)議信息，與所述綜合管理平臺(tái)進(jìn)行管理信息交互，以便所述綜合管理平臺(tái)管理所述FPGA加速卡。

可選地，還包括：

獲取所述綜合管理平臺(tái)發(fā)送的資源申請(qǐng)信息；所述綜合管理平臺(tái)在獲取到客戶端創(chuàng)建FPGA實(shí)例后向所述綜合管理平臺(tái)發(fā)送的FPGA配置信息和FPGA數(shù)量信息后發(fā)送所述資源申請(qǐng)信息；

利用可分配FPGA加速卡的設(shè)備ID、IP地址和MAC地址響應(yīng)所述資源申請(qǐng)信息；

獲取所述綜合管理平臺(tái)發(fā)送的資源池配置表；所述綜合管理平臺(tái)根據(jù)所述FPGA配置信息和FPGA數(shù)量信息，基于所述可分配FPGA加速卡的設(shè)備ID、IP地址和MAC地址生成所述資源池配置表；

根據(jù)所述資源池配置表與其他FPGA加速卡構(gòu)建虛擬資源池。