[發明專利]一種基于FPGA字節和比特數據處理發送方法

有效

• 申請號: 202011147141.8
• 申請日: 2020-10-23
• 公開（公告）號: CN112230879B
• 公開（公告）日: 2022-05-17
• 發明（設計）人: 陳鵬旭
• 申請（專利權）人: 成都航天通信設備有限責任公司
• 主分類號: G06F5/06
• 分類號: G06F5/06;G06F15/78
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 賈年龍

本發明公開了一種基于FPGA字節和比特數據處理發送方法，S1，將待發送原始數據寫入存儲器中；S2，從存儲器中獲取數據包，并根據字節byte和比特bite分成兩路分別進行讀取處理獲得相應數據包，設置數據包獲取完成標志，以及設置字節byte分路和比特bite分路的區分標志；S3，檢測步驟S2中獲數據包獲取完成標志和區分標志后，將不同分路數據包存入對應存儲器中；S4，在不同數據處理分路所對應的存儲器中，分別取出相應數據進行分別處理后；S5，對在兩種分路數據處理方式處理后的數據分別進行組幀，然后發送出去等；本發明解決了數據傳輸在安全性、正確性、適用性和實用性難以均衡的問題等。

技術領域

本發明涉及數據傳輸處理領域，更為具體的，涉及一種基于FPGA字節和比特數據處理發送方法。

背景技術

面對世界激烈的科技競爭環境，如何將數據進行有效高速地傳輸就十分關鍵。FPGA作為現場可編程門陣列，由于其可編程的優勢，可以按照編程者的想法進行功能的實現，因此廣泛應用于數據的處理與高速傳輸領域。在FPGA和其他設備進行通信的時候，如果傳輸的是大量數據，需要打包組幀進行傳輸發送，基于FPGA進行組幀的現有方案中，大都存在數據的安全性、正確性、適用性和實用性難以均衡，以及存在運算和邏輯處理方式復雜等問題。

發明內容

本發明的目的在于克服現有技術的不足，提供一種基于FPGA字節和比特數據處理發送方法，將數據傳輸領域經常會遇到的字節或者比特傳輸兩種的情況，整合到一個傳輸模型，可以同時處理這兩種情況，解決了數據傳輸在安全性、正確性、適用性和實用性難以均衡的問題等。

本發明的目的是通過以下方案實現的：

一種基于FPGA字節和比特數據處理發送方法，包括步驟：

S1，將待發送原始數據寫入存儲器中；

S2，從存儲器中獲取數據包，并根據字節byte和比特bite分成兩路分別進行讀取處理獲得相應數據包，設置數據包獲取完成標志，以及設置字節byte分路和比特bite分路的區分標志；

S3，檢測步驟S2中獲數據包獲取完成標志和區分標志后，將不同分路數據包存入對應存儲器中，轉S4；

S4，在不同數據處理分路所對應的存儲器中，分別取出相應數據進行分別處理后，轉S5；

S5，對在兩種分路數據處理方式處理后的數據分別進行組幀，然后發送出去。

進一步地，所述存儲器包括FIFO存儲器；且在步驟S1中將待發送原始數據寫入FIFO存儲器的緩沖區中。

進一步地，在步驟S2中，在兩路分別進行讀取處理時，每路均一次性讀空存儲器中數據，且每路最大讀取數量不超過發送通道中的存儲器的深度。

進一步地，在字節byte數據的數據頭添加區分字節，用于標記字節byte處理分路，且比特bite處理分路不作處理。

進一步地，在步驟S3中，所述存儲器包括字節處理格式FIFO存儲器和比特處理格式FIFO存儲器。

進一步地，在步驟S4中，包括數據字節處理步驟：

S41，對數據需要進行CRC校驗；

S42，將校驗值放在數據幀后面，形成新的一個數據幀；

S43，對新數據幀以單元形式進行字節處理：

S44，在步驟S43中字節處理后的數據幀首尾各加上比特數據。

進一步地，在步驟S4中，包括數據比特處理步驟：

SS41，對數據需要進行CRC校驗；

SS42，將校驗值放在信息幀后面，形成新的一個數據幀；