[發明專利]避免電路短路的改良多晶硅虛置技術

有效

• 申請號: 202011146335.6
• 申請日: 2015-11-23
• 公開（公告）號: CN113270408B
• 公開（公告）日: 2023-09-01
• 發明（設計）人: 洪慶文;黃志森;鄒世芳;陳意維;鄭永豐;黃莉萍;黃俊憲;黃家緯;郭有策
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H10B10/00
• 分類號: H10B10/00;H01L29/423;H01L21/28
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種避免電路短路的改良多晶硅虛置技術，其中本發明提供一種鰭狀晶體管SRAM存儲元件，以及制作上述元件的方法，可防止當部分金屬接觸件靠近相鄰虛置邊緣單元的虛置柵極時，電流在位單元的金屬接觸件之間通過虛置柵極所產生的短路現象。本發明一實施例，通過一經改良的柵極空槽圖案，延伸鄰近位單元的一或多個柵極空槽的長度，以在圖案化柵極層的過程中，圖案化并區段化靠近主動存儲器單元的金屬接觸件的虛置柵極線。在另一實施例中，圖案化柵極層的過程中，調整相鄰主動存儲器單元的一或多條虛置柵極之間的距離，使得位于虛置邊緣單元內的虛置柵極遠離主動存儲器單元的金屬接觸件。

本發明是中國發明專利申請(申請號：201510814966.3，申請日：2015年11月23日，發明名稱：避免電路短路的改良多晶硅虛置技術)的分案申請。

技術領域

本發明涉及集成電路中用于存儲數據的靜態隨機存取存儲器(static?randomaccess?memory,SRAM)，尤其是包含鰭狀晶體管結構(FinFET)的靜態隨機存取存儲器。本發明另有關于上述所謂包含有鰭狀晶體管結構的靜態隨機存取存儲器的布局圖案以及形成方法。

背景技術

現代的數字數據處理器，因應不同的功能和需求，通常包含幾種不同類型的存儲元件。動態存儲器通常將數據以電荷形式存在電容器中，以擁有更快的處理速度，并且在任何時間都可以選擇性地找尋存儲于部分位置的數據內容。然而，動態存儲器必須定期刷新，以補償從電容泄漏電荷的可能性，不利于較長存取時間的使用。

靜態存儲器元件，如具有多行、列(而構成陣列)的靜態隨機存取存儲器(staticrandom?access?memory,SRAM)，被廣泛地使用在集成電路裝置。每個存儲單元包括一個不需刷新的雙穩態電路(bistable?circuit)。各雙穩態電路包括至少兩個晶體管和附加的選擇/傳送晶體管，因此可以提高從一個雙穩態狀態切換到另一個雙穩態狀態的速度。各雙穩態電路的開關速度受到晶體管的控制電極的電阻和電容、以及晶體管的電路的連接方式決定，從而決定其輸出電壓的轉換速率。由于業界期望在適合大小的芯片上制作更多的SRAM陣列，因此必須要減少各單元的尺寸，并且增加芯片上元件的密度。是以，晶體管的電阻和電容和其在SRAM單元中的連接將盡可能微小化，以改善元件性能。

傳統的SRAM元件面積往往占據整個芯片的50％以上或更多的面積，故限制了芯片上其他邏輯元件的數量。在FinFET晶體管的技術進步下，整合FinFET結構技術，可有效改進SRAM單元在芯片上的密集度，減少每單位SRAM在芯片面積上的占有率(占有面積)，從而讓SRAM僅占用較小的芯片面積。與現有的平面MOS晶體管最大的差別是，平面MOS的通道僅位于半導體基底表面處，FinFET晶體管則具有立體三維方向的通道結構。

圖1是一個鰭狀晶體管結構10的示意圖，包括一基板18、源極11、漏極12、柵極絕緣層13和柵極導體層14。晶體管通道形成在一個凸起的鰭狀結構(也就是鰭狀結構16)的頂面與兩側壁，鰭狀結構包括至少一或多種半導體材料。柵極導體層14通常為金屬柵極，延伸并跨越過鰭狀結構16與柵極絕緣層13，且柵極絕緣層13設置在柵極導體層14和鰭狀結構16之間。鰭狀結構位于源極11和漏極12之間被柵極絕緣層13和柵極導體層14所覆蓋的至少三個表面區域，可作為晶體管的通道區(圖未示)。晶體管的通道區愈大，就可允許更多電流通過。因此鰭狀晶體管結構10具有比傳統的平面的FET晶體管更好的電流驅動能力。相比于平面型晶體管，SRAM單元中的FinFET晶體管具有立體形狀，能增加通道寬度、減少通道長度卻不增加芯片面積。此方案可在低硅基底面積下提供合理的通道寬度，使得SRAM的整體尺寸得以降低。上述技術，以目前已經的掩模技術，即可擁有優秀的良率，若更積極降低尺寸，甚至可將最小圖案尺寸降至15nm或更小。