[發明專利]用于存儲電路的讀取方法

在審

• 申請號: 202011143863.6
• 申請日: 2020-10-23
• 公開（公告）號: CN112750475A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 卡羅斯·H·迪亞茲;江宏禮;陳自強;王奕
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C7/10
• 分類號: G11C7/10;G11C5/14
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

一種用于存儲電路的讀取方法，其中存儲電路包括存儲胞元及電耦合到存儲胞元的選擇器。所述讀取方法包括：對選擇器施加第一電壓，其中第一電壓的第一電壓電平大于與選擇器對應的電壓閾值；以及在施加第一電壓之后，對選擇器施加第二電壓，以感測存儲在存儲胞元中的一個或多個位值，其中第二電壓的第二電壓電平是恒定的且小于電壓閾值，其中施加第一電壓的第一持續時間小于施加第二電壓的第二持續時間，其中所述第二電壓是在第一持續時間結束之后施加。

技術領域

在本發明的實施例中闡述的技術大體來說涉及存儲電路，且更具體來說，涉及用于存儲電路的讀取方法。

背景技術

集成電路(integrated circuit，IC)中的電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度的改善源自于縮小半導體工藝節點，此需要減少在半導體工藝節點中開發的電子電路的操作電壓及電流消耗。因此，存儲裝置(也被稱為存儲單元、存儲電路)的存取速度將變得更快，并且對施加到存儲裝置上的讀取電壓的管理變得更加重要。

發明內容

本發明實施例提供一種用于存儲電路的讀取方法，其中所述存儲電路包括存儲胞元及電耦合到所述存儲胞元的選擇器，所述讀取方法包括：對所述選擇器施加第一電壓，其中所述第一電壓的第一電壓電平大于與所述選擇器對應的電壓閾值；以及在施加所述第一電壓之后，對所述選擇器施加第二電壓，以感測存儲在所述存儲胞元中的一個或多個位值，其中所述第二電壓的第二電壓電平是恒定的且小于所述電壓閾值，其中施加所述第一電壓的第一持續時間小于施加所述第二電壓的第二持續時間，其中所述第二電壓是在所述第一持續時間結束之后施加。

附圖說明

結合附圖閱讀以下詳細說明，會最好地理解本公開的各個方面。應注意，根據本行業中的標準慣例，各種特征并非按比例繪制。事實上，為使論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1示出根據本公開一些實施例的存儲電路的示意圖。

圖2示出根據本公開一些實施例的用于讀取存儲電路而施加的電壓的波形的示意圖。

圖3示出根據本公開一些實施例的出現讀取擾動事件的機率與讀取電流比率之間的局部關系圖。

圖4示出根據本公開一些實施例的出現讀取擾動事件的機率與讀取電流電平之間的關系圖。

圖5示出根據本公開一些實施例的與脈沖電壓及讀取電壓對應的電流比率與持續時間比率之間的關系圖。

圖6示出根據本公開一些實施例的所施加的電壓與讀取電流電平之間的關系圖。

圖7示出根據本公開一些實施例的用于讀取存儲電路而施加的電壓及電流的波形的示意圖。

圖8A示出根據本公開一些實施例的存儲器讀取方法的流程圖。

圖8B示出根據本公開一些實施例的存儲器讀取方法的流程圖。

圖9A示出根據本公開一些實施例的用于寫入存儲電路而施加的電壓的波形的示意圖。

圖9B示出根據本公開一些實施例的存儲器寫入方法的流程圖。

圖10A示出根據本公開一些實施例的用于寫入存儲電路而施加的電壓及電流的波形的示意圖。

圖10B示出根據本公開一些實施例的存儲器寫入方法的流程圖。

具體實施方式