[發(fā)明專利]一種可調(diào)硬件死區(qū)時間的IGBT驅(qū)動死區(qū)和互鎖電路

有效

• 申請?zhí)枺?/td>: 202011138903.8
• 申請日: 2020-10-22
• 公開（公告）號: CN112366932B
• 公開（公告）日: 2023-09-08
• 發(fā)明（設(shè)計）人: 孫濤
• 申請（專利權(quán)）人: 西安愛科賽博電氣股份有限公司
• 主分類號: H02M1/38
• 分類號: H02M1/38;H02M1/08
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 屠沛

1.一種可調(diào)硬件死區(qū)時間的IGBT驅(qū)動死區(qū)和互鎖電路，其特征在于：設(shè)置在處理器和IGBT驅(qū)動芯片之間；所述處理器根據(jù)IGBT節(jié)溫和輸出電流大小實時調(diào)節(jié)硬件死區(qū)時間；

包括死區(qū)時間設(shè)定電路、第一死區(qū)時間產(chǎn)生電路、第二死區(qū)時間產(chǎn)生電路、第一輸出緩沖器、第二輸出緩沖器、第一驅(qū)動信號互鎖電路以及第二驅(qū)動信號互鎖電路；所述處理器的死區(qū)時間設(shè)定信號輸出端與死區(qū)時間設(shè)定電路的輸入端連接，所述死區(qū)時間設(shè)定電路的輸出端同時與第一死區(qū)時間產(chǎn)生電路和第二死區(qū)時間產(chǎn)生電路的一個輸入端連接；其中，死區(qū)時間設(shè)定電路用于產(chǎn)生一個直流電壓以控制死區(qū)產(chǎn)生電路所產(chǎn)生的死區(qū)時間，確保在處理器軟件未設(shè)定死區(qū)時間或軟件設(shè)定死區(qū)時間失效時，仍存在一個死區(qū)時間默認值；所述死區(qū)時間默認值為所有工況下所需的最大死區(qū)時間；

所述處理器的第一驅(qū)動信號輸出端與第二死區(qū)時間產(chǎn)生電路另一輸入端以及第一驅(qū)動信號互鎖電路的一個輸入端連接；處理器的第二驅(qū)動信號輸出端與第一死區(qū)時間產(chǎn)生電路另一輸入端以及第二驅(qū)動信號互鎖電路的一個輸入端連接；且第一死區(qū)時間產(chǎn)生電路的輸出端與第一驅(qū)動信號互鎖電路的另一輸入端連接，第二死區(qū)時間產(chǎn)生電路的輸出端與第二驅(qū)動信號互鎖電路的另一輸入端連接；兩個驅(qū)動信號互鎖電路的輸出端輸出兩個驅(qū)動信號，分別通過第一輸出緩沖器和第二輸出緩沖器與所述IGBT驅(qū)動芯片的兩個輸入端電連；其中，兩個驅(qū)動信號互鎖電路用于防止輸出的兩個驅(qū)動信號同時有效；

所述死區(qū)時間設(shè)定電路包括下拉電阻R31、第一濾波電阻R32、第二濾波電阻R33、第一濾波電容C31、第二濾波電容C32、濾波運放D31、第一反饋電阻R34、第二反饋電阻R35、第一整流二極管VD31、第二整流二極管VD32、直流支撐電容C33；

所述下拉電阻R31一端接處理器的死區(qū)時間設(shè)定信號，另一端接地；第一濾波電阻R32一端接處理器的死區(qū)時間設(shè)定信號，另一端同時接第二濾波電阻R33和第二濾波電容C32一端；第二濾波電阻R33另一端同時接第一濾波電容C31一端以及濾波運放D31同相輸入端；第一濾波電容C31另一端接地；第二濾波電容C32另一端同時接濾波運放D31輸出端和第二整流二極管VD32陽極；第一反饋電阻R34一端同時接第二反饋電阻R35一端和濾波運放D31反相輸入端，另一端接地；第二反饋電阻R35另一端接濾波運放D31輸出端；第一整流二極管VD31陽極接內(nèi)部電源VCC1；直流支撐電容C33一端同時接第一整流二極管VD31陰極和第二整流二極管VD32陰極，另一端接地；

所述第一死區(qū)時間產(chǎn)生電路包括第一限流電阻R11、第一分流電阻R12、第三濾波電容C11、三極管Q11、第三濾波電阻R13、第四濾波電容C12以及第四濾波電阻R14；

所述第一限流電阻R11一端接第二驅(qū)動信號、另一端接三極管Q11基極；第一分流電阻R12一端接三極管Q11基極，另一端接地；第三濾波電容C11一端接三極管Q11基極，另一端接地；三極管Q11發(fā)射極接地，集電極接第三濾波電阻R13的一端；第三濾波電阻R13另一端接第四濾波電容C12的一端和第四濾波電阻R14的一端；第四濾波電容C12另一端接地；第四濾波電阻R14另一端接直流支撐電容C33的一端；

所述第二死區(qū)時間產(chǎn)生電路與第一死區(qū)時間產(chǎn)生電路結(jié)構(gòu)相同；

所述第一驅(qū)動信號互鎖電路包括第一與非門D11和第一非門D12；所述第一與非門D11的兩個輸入端分別與第一死區(qū)產(chǎn)生電路的第四濾波電容C12以及處理器的第一驅(qū)動信號輸出端連接，第一與非門D11的輸出端與第一非門D12的輸入端連接，第一非門D12的輸出端與所述第一輸出緩沖器的輸入端連接；

所述第二驅(qū)動信號互鎖電路與第一驅(qū)動信號互鎖電路結(jié)構(gòu)相同。

2.根據(jù)權(quán)利要求1所述的可調(diào)硬件死區(qū)時間的IGBT驅(qū)動死區(qū)和互鎖電路，其特征在于：還包括電源電壓監(jiān)控電路，用于確保供電電源電壓不正常時，IGBT驅(qū)動芯片不會誤動作而誤發(fā)波；

所述電源電壓監(jiān)控電路的輸出同時與第一輸出緩沖器以及第二輸出緩沖器的使能端連接。

3.根據(jù)權(quán)利要求2所述的可調(diào)硬件死區(qū)時間的IGBT驅(qū)動死區(qū)和互鎖電路，其特征在于：

所述第一輸出緩沖器和第二輸出緩沖器均采用三態(tài)緩沖器，分別為第一三態(tài)緩沖器D13、第二三態(tài)緩沖器D23。