[發明專利]一種信號處理方法和系統

有效

• 申請號: 202011138740.3
• 申請日: 2020-10-22
• 公開（公告）號: CN111970015B
• 公開（公告）日: 2021-01-26
• 發明（設計）人: 王正海;高曉曉;鄧震宇
• 申請（專利權）人: 南昌大學
• 主分類號: H04B1/16
• 分類號: H04B1/16;H04B1/10;G01S7/02
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 何世磊

本發明提供一種信號處理方法和系統，所述信號截位方法包括：獲取經過頻域相關運算之后的多組結果信號；選取任一組結果信號為參考組，并找到所述參考組中的所有結果信號的最大值，并確定所述最大值的最高有效位；以預設位寬及所述最高有效位作為截位參考，對除所述參考組以外的其它組結果信號中的每個結果信號進行動態截位。本發明通過先按特定方式選取截位參考、再進行動態截位，相比傳統的直接截位法或者舍入截位法，由于擁有截位參考，可以更好平衡嵌入式系統的資源、數據處理精度和噪聲抖動的關系，滿足高精度、高動態環境下的信號相關處理要求。

技術領域

本發明涉及信號處理技術領域，特別涉及一種信號處理方法和系統。

背景技術

在通信和雷達信號處理中，相關是必須采用的一個信號處理過程，因頻域滑窗相關可以并行處理所有延遲上的相關運算，具有效率高，資源節約等優點，而被大量采用。以FPGA等為代表的嵌入式處理器，具有運算、存儲資源受限等客觀特征，為實現信號的有效處理，常采用固定位寬的定點數據作為操作數，參與運算，截取和舍入是常見的位寬處理方法。以FPGA為例，在對信號進行滑動頻域相關過程中，往往面對大量的乘法操作（比如，共軛乘、傅里葉變換、逆傅里葉變換等），處理后的數據位寬會膨脹數倍，這使得FPGA的定點數據處理會出現精度損失，甚至是溢出等問題。另外，由于發射設備與接收設備的相對運動、噪聲及干擾強度的劇烈動態變化、信號傳播路徑上的陰影多徑等問題，使得在相關的各個環節，信號及數據的有效范圍也在動態變化。此時，若對數據有效位的截取處理不當，將使得信號溢出或有效位數丟失，導致處理后的數據出現嚴重的畸變。當信號畸變嚴重時，頻域相關結果得不到可靠保證，性能下降，甚至相關錯誤，造成終端設備無法正常工作等嚴重后果。

為了克服上述難題，目前常用的方法是采用直接截位法或者舍入截位法，其中，直接截位法是綜合FPGA資源和工程精度要求，截取數據的固定位數。這種數據處理方式操作簡單，但是由截位導致的近似方式對正負數而言不同，因此截位后的信號會出現直流偏置，頻譜上在零頻處出現畸變（誤差尖峰）。若將截位后的信號進行變頻處理，會將尖峰搬移到其他頻率處。如果進行多次截位，則將增加誤差尖峰的個數，惡化信號相關處理的效果。因此，在對信號處理要求較高的場合，直接截位法無法滿足要求。另外一種方法是舍入截位法，首先對輸入的數據進行正負判斷，然后，分別加上相應的調整值，最后進行截位處理。從而完成截位精度較高的數據處理結果。舍入截位法在較大程度上保留了實際數據的有效位數，對數據精度要求較高的算法通常采用此方法。但是，在動態較大的環境中，此方法會導致噪聲功率的快速抖動，改變噪聲的平穩性，影響后續信號處理的效果，尤其是導致虛警率的抖動。

發明內容

基于此，本發明的目的是提供一種信號處理方法和系統，以解決現有信號截位方式無法滿足高精度、高動態環境下的使用要求的技術問題。

根據本發明實施例的一種信號截位方法，所述方法包括：

獲取經過頻域相關運算之后的多組結果信號；

選取任一組結果信號為參考組，并找到所述參考組中的所有結果信號的最大值，并確定所述最大值的最高有效位；

以預設位寬及所述最高有效位作為截位參考，對除所述參考組以外的其它組結果信號中的每個結果信號進行動態截位。

另外，根據本發明上述實施例的一種信號截位方法，還可以具有如下附加的技術特征：

進一步地，以預設位寬及所述最高有效位作為截位參考，對除所述參考組以外的其它組結果信號中的每個結果信號進行動態截位的步驟包括：

判斷所述最高有效位加1是否小于所述預設位寬；

若是，則以第一截取條件對除所述參考組以外的其它組結果信號中的每個結果信號進行動態截位；

若否，則以第二截取條件對除所述參考組以外的其它組結果信號中的每個結果信號進行動態截位。