[發明專利]全數字調制的星載編碼調制系統及方法

有效

• 申請號: 202011135422.1
• 申請日: 2020-10-21
• 公開（公告）號: CN112398581B
• 公開（公告）日: 2021-06-04
• 發明（設計）人: 郝廣凱;鐘鳴;陸衛強;連美玲;韓威;田毅輝;孫哲煜
• 申請（專利權）人: 上海航天測控通信研究所
• 主分類號: H04L1/00
• 分類號: H04L1/00;H04B7/185
• 代理公司: 上海漢聲知識產權代理有限公司 31236
• 代理人: 胡晶

1.一種全數字調制的星載編碼調制系統，其特征在于，包括：電源變換電路、高速接口電路、時鐘電路、配置電路、SRAM型FPGA電路、高速DAC電路以及中頻處理電路，其中：

所述電源變換電路用于將外部輸入電源電壓轉換為高速接口電路、時鐘電路、配置電路、SRAM型FPGA電路、高速DAC電路以及中頻處理電路所需的電壓值；

所述高速接口電路將外部輸入LVDS數據或高速串行數據或光信號進行轉換后傳輸給所述SRAM型FPGA電路；

所述SRAM型FPGA電路用于對接收到的外部輸入數據進行接收、緩存、幀同步判斷、加擾、信道編碼、星座映射、Farrow抽取濾波、數字調制之后，傳輸給所述高速DAC電路；

所述高速DAC電路根據所述時鐘電路產生的主時鐘，生成中頻信號，并將所述中頻信號轉換為模擬信號后發送給所述中頻處理電路；

所述配置電路用于完成對SRAM型FPGA電路的加載、刷新、三模冗余、在軌重構、控制，并完成對模塊遙測的采集與遙控通信；

所述中頻處理電路用于對所述中頻信號進行濾波和放大處理之后，傳輸給外部電路。

2.根據權利要求1所述的全數字調制的星載編碼調制系統，其特征在于，所述電源變換電路的其中一路輸入接口與正12V電源連接，所述電源變換電路的另一路輸入接口與正5V電源連接，所述電源變換電路包括多個輸出接口，所述輸出接口輸出的電壓值包括：+1.0V、+1.2V、+1.8V、+2.5V、+3.3V、+5V。

3.根據權利要求1所述的全數字調制的星載編碼調制系統，其特征在于，所述高速接口電路通過并行LVDS接口、高速串行2711接口、光纖接口接收來自前端單機發送的不同速率的并行數據和串行數據，將接收到的數據傳輸給所述SRAM型FPGA電路；所述時鐘電路采用溫補晶振和鎖相源生成所述高速DAC電路工作的主時鐘。

4.根據權利要求1-3中任一項所述的全數字調制的星載編碼調制系統，其特征在于，所述配置電路采用反熔絲FPGA及并行FLASH，反熔絲FPGA將存儲在FLASH中的配置信息加載至SRAM型FPGA電路中，并完成SRAM型FPGA電路配置信息的三模冗余、動態刷新、模塊的遙控控制、遙測采集，并通過異步串口與其他模塊的進行通信，并接收上傳的新配置信息，完成FPGA電路的在軌重構。

5.根據權利要求4所述的全數字調制的星載編碼調制系統，其特征在于，所述配置電路中還加載有FPGA配置程序，當所述FPGA配置程序被執行時，完成的操作包括：與其他模塊建立異步串口通信，完成指令解析、遙測采集組幀，SRAM型FPGA配置文件存儲、加載及三模冗余，SRAM型FPGA的動態刷新、在軌重構，模塊輸出功率控制。

6.根據權利要求1-3中任一項所述的全數字調制的星載編碼調制系統，其特征在于，所述FPGA電路采用Kintex-7系列；所述FPGA電路對收到的外部輸入數據進行如下處理：幀同步判斷、數據緩存、CRC校驗、數據通道選擇以及同步填充幀處理，按加擾多項式要求進行加擾處理，加擾后進行按照指令要求進行信道編碼及星座映射，對I/Q兩路信號分別進行數字成形濾波和Farrow抽取濾波，I/Q正交調制。

7.根據權利要求6所述的全數字調制的星載編碼調制系統，其特征在于，所述FPGA電路中還加載有FPGA編碼調制程序，當所述FPGA編碼調制程序被執行時，完成的操作包括：

與配置電路進行遙控遙測通信；

接收接口電路發送的高速數據，產生用于自檢的偽隨機碼；

高速數據幀同步判斷及同步填充幀處理、數據加擾、信道編碼、星座映射、數字成形濾波和Farrow抽取濾波；

I/Q正交調制、DDR數據輸出。

8.根據權利要求1-3中任一項所述的全數字調制的星載編碼調制系統，其特征在于，所述高速DAC電路的采樣率大于1Gsps，將FPGA電路輸出的高速數據進行數模轉換，輸出至中頻處理電路。