[發(fā)明專利]基于高速串行口的并行工作FPGA在線配置系統(tǒng)及方法

在審

• 申請?zhí)枺?/td>: 202011132766.7
• 申請日: 2020-10-21
• 公開（公告）號: CN112148319A
• 公開（公告）日: 2020-12-29
• 發(fā)明（設(shè)計）人: 李淑萍;董衛(wèi)珍;張昌
• 申請（專利權(quán)）人: 上海船舶電子設(shè)備研究所（中國船舶重工集團(tuán)公司第七二六研究所）
• 主分類號: G06F8/61
• 分類號: G06F8/61;G06F8/65;G06F9/445
• 代理公司: 上海段和段律師事務(wù)所 31334
• 代理人: 李佳俊;郭國中

本發(fā)明提供一種基于高速串行口的并行工作FPGA在線配置方法及系統(tǒng)，系統(tǒng)由并行工作的多個FPGA組成，為每個FPGA配置一個FLASH，將各個FPGA通過高速串口級聯(lián)，最后一級FPGA與上位機相連，完成聲吶處理數(shù)據(jù)上傳和FPGA程序升級。本發(fā)明基于FPGA與上位機進(jìn)行數(shù)據(jù)通訊的接口，通過與上位機軟件配合，下載配置文件，完成程序升級，既無需增加輔助電路設(shè)計，也不需要拆開設(shè)備，整個配置過程簡單靈活，運行成本低，程序升級速度快。本發(fā)明可實現(xiàn)電路的模塊化處理，完成多個FPGA的在線配置。

技術(shù)領(lǐng)域

本發(fā)明涉及水下圖像聲納設(shè)備的在線配置領(lǐng)域，具體地，涉及一種基于高速串行口的并行工作FPGA在線配置系統(tǒng)及方法。

背景技術(shù)

隨著多波束圖像聲納的發(fā)展，為滿足高數(shù)據(jù)量、實時處理的要求，同時兼顧設(shè)備小型化、便攜式的要求，設(shè)備的處理平臺多采用大規(guī)模可編程器件FPGA來實現(xiàn)。FPGA的配置文件是存儲在外部存儲器FLASH中，當(dāng)更改FPGA的設(shè)計文件時，需將新的配置文件寫入FLASH。傳統(tǒng)的設(shè)計中，配置文件或是通過專用仿真器從特定接口JTAG寫入FLASH，或是增加輔助電路，通過DSP等其他CPU完成FLASH的擦除、數(shù)據(jù)寫入，這些方式對于水下小型設(shè)備來說操作復(fù)雜，增加設(shè)備的功耗和體積。利用FPGA數(shù)據(jù)傳輸接口，在上傳處理數(shù)據(jù)的同時完成FPGA程序設(shè)計文件的更新，無需增加輔助電路，操作簡單，運行成本低，程序升級速度快。

公開號為CN103559053A的專利文獻(xiàn)“一種板卡系統(tǒng)及通信接口卡FPGA在線升級方法”，公開了一種板卡系統(tǒng)，解決傳統(tǒng)技術(shù)中FPGA在線升級方式不適合主板+多通信接口卡分離方式系統(tǒng)的FPGA在線升級。但該系統(tǒng)同樣存在上述問題。

發(fā)明內(nèi)容

針對現(xiàn)有技術(shù)中的缺陷，本發(fā)明的目的是提供一種基于高速串行口的并行工作FPGA在線配置系統(tǒng)及方法。

根據(jù)本發(fā)明的一個方面，提供了一種基于高速串行口的并行工作FPGA在線配置系統(tǒng)，所述系統(tǒng)由并行工作的多個FPGA組成，為每個FPGA配置一個FLASH，將各個FPGA通過高速串口級聯(lián)，最后一級FPGA與上位機相連，完成聲吶處理數(shù)據(jù)上傳和FPGA程序升級。

優(yōu)選地，所述并行工作的FPGA通過內(nèi)置高速串口實現(xiàn)數(shù)據(jù)級聯(lián)，不同F(xiàn)PGA設(shè)置不同ID號，所述上位機通過設(shè)置ID號選擇對應(yīng)的FPGA實現(xiàn)在線配置。

優(yōu)選地，所述FPGA包括Virtex-5系列芯片XC5VSX95TA，所述FLASH包括器件M25P128。

優(yōu)選地，器件M25P128以每頁256B為寫入的最大單位，上位機以256B為一幀下發(fā)配置數(shù)據(jù)，總配置數(shù)據(jù)量為128MB。

根據(jù)本發(fā)明的另一個方面，提供一種基于高速串行口的并行工作FPGA在線配置方法，根據(jù)上述的基于高速串行口的并行工作FPGA在線配置系統(tǒng)，其特征在于，所述FPGA上傳數(shù)據(jù)處理結(jié)果的同時，如果收到程序升級指令，停止應(yīng)用程序接口，進(jìn)入FPGA配置步驟。

優(yōu)選地，所述FPGA配置步驟，包括：

步驟1：通過啟動FPGA內(nèi)置專用配置引腳的功能模塊，產(chǎn)生與存儲器FLASH相連的串行接口時序，完成存放配置文件的更新；

步驟2：配置文件更新完成后，在FPGA內(nèi)部啟動控制命令，完成FPGA配置。

優(yōu)選地，在所述步驟1中，所述串行接口，包括SPI方式。

優(yōu)選地，在所述步驟1中，所述配置文件的更新包括：擦除FLASH；配置數(shù)據(jù)寫入FLASH。

優(yōu)選地，在所述步驟2中，所述完成FPGA配置的方法，包括：通過設(shè)備斷電，再次上電重啟后，F(xiàn)PGA自動從FLASH加載新的配置文件；通過熱啟動方式完成FPGA配置文件的加載。