[發(fā)明專利]一種5G差動(dòng)保護(hù)裝置的數(shù)據(jù)傳輸方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202011130624.7
• 申請(qǐng)日: 2020-10-21
• 公開（公告）號(hào): CN112202491B
• 公開（公告）日: 2021-07-23
• 發(fā)明（設(shè)計(jì)）人: 孟楠;王鵬;范偉;劉海濤;田軼;王強(qiáng);胡金路;王志江;翟志國(guó);吉鳳群;王聰聰;焦可清;鞏志偉;王琳;楊松
• 申請(qǐng)（專利權(quán)）人: 石家莊科林電氣股份有限公司
• 主分類號(hào): H04B10/032
• 分類號(hào): H04B10/032;H04W8/30
• 代理公司: 石家莊眾志華清知識(shí)產(chǎn)權(quán)事務(wù)所(特殊普通合伙) 13123
• 代理人: 聶旭中

1.一種5G差動(dòng)保護(hù)裝置的數(shù)據(jù)傳輸方法，基于數(shù)據(jù)處理裝置完成，所述數(shù)據(jù)處理裝置包括主控制器模塊、衛(wèi)星對(duì)時(shí)模塊，主控制模塊中包括連接衛(wèi)星對(duì)時(shí)模塊的衛(wèi)星對(duì)時(shí)功能模塊，

其特征在于，所述數(shù)據(jù)處理裝置還包括FPAG模塊、連接5G通信模塊的5G網(wǎng)絡(luò)接口，主控制器模塊中還包括連接FPGA模塊的數(shù)據(jù)處理模塊以及連接5G網(wǎng)絡(luò)接口的以太網(wǎng)控制功能模塊；

所述數(shù)據(jù)處理模塊包括差動(dòng)數(shù)據(jù)處理功能模塊、5G數(shù)據(jù)轉(zhuǎn)換與傳輸功能模塊；所述FPGA模塊中包括數(shù)據(jù)緩沖模塊、差動(dòng)接收與數(shù)據(jù)加密模塊、5G數(shù)據(jù)接收與數(shù)據(jù)解密模塊；

設(shè)置穩(wěn)定時(shí)延參數(shù)T3，T3為數(shù)據(jù)從本側(cè)差動(dòng)保護(hù)裝置發(fā)送到對(duì)側(cè)差動(dòng)保護(hù)裝置的固定時(shí)延；

所述數(shù)據(jù)傳輸方法包括以下步驟：

數(shù)據(jù)的發(fā)送：

差動(dòng)數(shù)據(jù)接收與加密模塊收到主控制器的差動(dòng)數(shù)據(jù)后，對(duì)數(shù)據(jù)做加密處理，計(jì)算獲得生成差動(dòng)數(shù)據(jù)產(chǎn)生的絕對(duì)時(shí)間并發(fā)送給主控制器的5G數(shù)據(jù)轉(zhuǎn)換與傳輸功能模塊；5G數(shù)據(jù)轉(zhuǎn)換與傳輸功能模塊將差動(dòng)數(shù)據(jù)、生成差動(dòng)數(shù)據(jù)的絕對(duì)時(shí)間通過以太網(wǎng)控制模塊傳輸?shù)?G網(wǎng)絡(luò)接口；

數(shù)據(jù)的接收：

5G數(shù)據(jù)轉(zhuǎn)換與傳輸功能模塊接收5G網(wǎng)絡(luò)接口收到的數(shù)據(jù)，解幀后根據(jù)T3計(jì)算數(shù)據(jù)緩沖時(shí)間、計(jì)算FPGA數(shù)據(jù)緩沖模塊發(fā)送數(shù)據(jù)所消耗的時(shí)間，計(jì)算完成后發(fā)送給FPGA的5G數(shù)據(jù)接收與數(shù)據(jù)解密模塊；5G數(shù)據(jù)接收與數(shù)據(jù)解密模塊完成數(shù)據(jù)解密處理并將傳送給數(shù)據(jù)緩沖模塊；數(shù)據(jù)緩沖模塊計(jì)算等待時(shí)間，到達(dá)等待時(shí)間后，發(fā)送數(shù)據(jù)到主控制器的差動(dòng)保護(hù)數(shù)據(jù)處理功能模塊；

具體為：

數(shù)據(jù)的發(fā)送包括：

步驟S1、開始接收差動(dòng)數(shù)據(jù)時(shí)，啟動(dòng)定時(shí)器進(jìn)行計(jì)數(shù)，定時(shí)器頻率為Fr；

步驟S2、獲取差動(dòng)保護(hù)裝置的數(shù)據(jù)幀；

步驟S3、對(duì)獲取的數(shù)據(jù)幀進(jìn)行加密處理，完成處理后停止計(jì)數(shù)，獲取定時(shí)器計(jì)數(shù)Nr；

步驟S4、記錄當(dāng)前系統(tǒng)時(shí)間T1，計(jì)算接收數(shù)據(jù)時(shí)間戳Tr=T1–Nr/Fr；

步驟S5、將時(shí)間戳信息Tr、加密數(shù)據(jù)進(jìn)行打包處理；

步驟S6、獲取本側(cè)裝置的MAC地址、5G終端的MAC地址，本側(cè)裝置的IP地址，對(duì)側(cè)裝置的IP地址，將打包后的數(shù)據(jù)通過UDP幀的形式，傳輸給5G網(wǎng)絡(luò)接口進(jìn)行發(fā)送；

數(shù)據(jù)的接收包括

步驟R1、獲取5G網(wǎng)絡(luò)接口接收到的對(duì)側(cè)UDP幀；

步驟R2、對(duì)數(shù)據(jù)進(jìn)行解析，讀取接收UDP幀的時(shí)間戳Tr，讀取當(dāng)前系統(tǒng)時(shí)間T2和穩(wěn)定時(shí)延參數(shù)T3，計(jì)算數(shù)據(jù)緩沖時(shí)間：

ΔT=T3–(T2–Tr)，ΔT的單位為μs；

同時(shí)執(zhí)行步驟R3、計(jì)算數(shù)據(jù)發(fā)送所需定時(shí)器計(jì)數(shù)：

Ns = m×n，其中m為UDP幀中數(shù)據(jù)的字節(jié)數(shù)，n為FPGA發(fā)送一個(gè)字節(jié)需要的定時(shí)器計(jì)數(shù)；

步驟R4、啟動(dòng)定時(shí)器進(jìn)行計(jì)數(shù)，定時(shí)器頻率為Fs；

步驟R5、數(shù)據(jù)解密；

步驟R6、當(dāng)計(jì)數(shù)值Nc = ΔT×Fs - Ns時(shí)，將數(shù)據(jù)發(fā)送到主控制器模塊中的差動(dòng)保護(hù)數(shù)據(jù)處理功能模塊。

2.根據(jù)權(quán)利要求1所述的5G差動(dòng)保護(hù)裝置的數(shù)據(jù)傳輸方法，其特征在于，所述5G網(wǎng)絡(luò)接口包括MAC+PHY模塊、SWITCH模塊，SWITCH模塊連接RJ45接口模塊和5G通信模塊。

3.根據(jù)權(quán)利要求1所述的5G差動(dòng)保護(hù)裝置的數(shù)據(jù)傳輸方法，其特征在于：當(dāng)前系統(tǒng)時(shí)間從連接衛(wèi)星對(duì)時(shí)模塊讀取。

4.根據(jù)權(quán)利要求1所述的5G差動(dòng)保護(hù)裝置的數(shù)據(jù)傳輸方法，其特征在于：T3為10-15ms。

5.根據(jù)權(quán)利要求1所述的5G差動(dòng)保護(hù)裝置的數(shù)據(jù)傳輸方法，其特征在于：所述的Fr、Fs為FPGA配置的晶振主頻。