[發明專利]一種多路Doherty功率放大器及電子器件

在審

• 申請號: 202011130048.6
• 申請日: 2020-10-21
• 公開（公告）號: CN114389546A
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 楊夢蘇
• 申請（專利權）人: 蘇州華太電子技術有限公司
• 主分類號: H03F1/07
• 分類號: H03F1/07
• 代理公司: 南京利豐知識產權代理事務所(特殊普通合伙) 32256
• 代理人: 王鋒

本發明公開了一種多路Doherty功率放大器及電子器件。所述放大器基于DreaMOS工藝實現，其包括功率分配器、主放大器、效率峰值放大器、線性峰值放大器、兩級合路器、輸出匹配網絡和移相網絡，主放大器、效率峰值放大器、線性峰值放大器分別接功率分配器的三個輸出端，兩級合路器中一級合路器連接主放大器、效率峰值放大器，另一級合路器連接效率峰值放大器和線性峰值放大器，輸出匹配網絡接放大器的合路點，移相網絡設置于峰值放大器和功率放大器之間。本發明改善了多路Doherty放大器的性能，如帶寬，效率和穩定性等。

技術領域

本發明屬于功率放大器技術領域，具體涉及一種多路Doherty功率放大器及電子器件。

背景技術

Doherty功放作為常見的功放架構，能夠針對高峰均比的調制信號提供高效率放大。然而，線性度和效率之間的矛盾一直是Doherty功放的瓶頸。

如圖1所示，新型多路Doherty功率放大器是在常規兩路Doherty功放架構上，通過引入額外的線性峰值放大器和與之配合的合路器，它們的作用是提升Doherty功放中主路放大器的負載牽引比例，從而優化因為負載牽引比例的動態范圍過大帶來的非線性失真，可以在不損失效率的前提下提供優于常規兩路非對稱Doherty放大器的線性度，大大緩解了效率和線性度之間的矛盾，從而同時實現高效率的線性放大。

然而，在上述多路Doherty功率放大器的具體電路實現中，因為LDMOS工藝的寄生電容過大，通常需要采用一些諧振結構來調諧合路器，從而引入了很多非理想的因素，拖累了該放大器的整體性能。

圖2是基于LDMOS工藝的新型多路Doherty放大器實例的電路原理圖。其中，合路器中的兩段90度傳輸線用π型CLC網絡實現，并且將每一路放大器各自的漏極寄生電容C_{ds_M}，C_{ds_PEFF}，和C_{ds_PLIN}均被吸收進合路器中。具體來說，主放大器和效率峰值放大器之間通過C_{ds_M}，L_p，C_decoup1，L_s1，和C_P1的一部分來形成所需的傳輸線，而效率峰值放大器和線性峰值放大器之間通過C_{ds_PEFF}的一部分，C_p1，L_s2，C_{ds_PLIN}和C_p2來形成所需的傳輸線。值得注意的是主放大器的匹配網絡中包含了一個并聯電感L_p。這是因為傳輸線所需的CLC網絡的并聯電容值小于主放大器的漏極寄生電容C_{ds_M}，因此需要引入并聯電感來抵消多余的寄生電容。

但是這種方法有兩個缺陷。首先，冗余的諧振網絡通常會對帶寬產生負面效應，在無法改變傳輸線特征阻抗的情況下(該特征阻抗由目標飽和功率和漏極電壓決定)，需要將主放大器的漏極寄生電容C_{ds_M}縮小到小于CLC網絡并聯電容的狀態。其次，L_p的具體實現方式是一個難點。一方面，過大的電感值無法集成，但是采用鍵合線和SMD方式又會引入額外的寄生效應；另一方面，采用集成方式去實現較小的電感時，螺旋電感的Q值都會比較差，放在輸出端會嚴重拖累效率和功率。

此外，相對于傳統兩路Doherty放大器，該新型多路Doherty放大器中的主放大器的尺寸相應縮小，這就導致其出現振蕩的風險大大提高。

如何提供一種優化帶寬和穩定性的多路Doherty功率放大器，是一個急需解決的問題。

發明內容

本發明的主要目的在于提供一種多路Doherty功率放大器，從而克服現有技術的不足。

本發明的另一目的在于提供包括上述多路Doherty功率放大器的電子器件。