[發明專利]用于集成電路存儲器裝置中的電壓驅動器協調的兩階段信令

在審

• 申請號: 202011129191.3
• 申請日: 2020-10-21
• 公開（公告）號: CN112700801A
• 公開（公告）日: 2021-04-23
• 發明（設計）人: N·J·希羅奇卡;崔銘棟
• 申請（專利權）人: 美光科技公司
• 主分類號: G11C5/02
• 分類號: G11C5/02;G11C5/14
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本申請案涉及用于集成電路存儲器裝置中的電壓驅動器協調的兩階段信令。本發明揭示一種集成電路存儲器裝置，其具有：存儲器單元；電路貼片，其配置在集成電路裸片上；多個相鄰貼片，其經配置在所述集成電路裸片上；從所述電路貼片分別到所述相鄰貼片的第一連接件；多個周圍貼片，其經配置在所述集成電路裸片上；及從所述相鄰貼片到所述周圍貼片的第二連接件。在判定是否對未選擇的存儲器單元施加將由所述相鄰貼片及所述周圍貼片驅動的補償電壓以至少部分補償由所述電路貼片施加在一或多個選定存儲器單元上的電壓增加時，所述電路貼片通過所述第一連接件與所述相鄰貼片通信，且通過所述第一連接件、所述相鄰貼片及所述第二連接件與所述周圍貼片通信。

技術領域

本文揭示的至少一些實施例一般來說涉及集成電路存儲器裝置的電壓驅動器操作，且更具體來說但不限于支持電壓驅動器間的協調的信令。

背景技術

存儲器集成電路可具有形成在半導材料的集成電路裸片上的一或多個存儲器單元陣列。存儲器單元是可個別使用或操作以存儲數據的存儲器的最小單元。一般來說，存儲器單元可存儲一或多個數據位。

針對存儲器集成電路已經開發不同類型的存儲器單元，例如隨機存取存儲器(RAM)、只讀存儲器(ROM)、動態隨機存取存儲器(DRAM)、靜態隨機存取存儲器(SRAM)、同步動態隨機存取存儲器(SDRAM)、相變存儲器(PCM)、磁隨機存取存儲器(MRAM)、或非(NOR)快閃存儲器、電可擦除可編程只讀存儲器(EEPROM)、快閃存儲器等。

一些集成電路存儲器單元是易失性的，且需要電力來維持存儲在單元中的數據。易失性存儲器的實例包含動態隨機存取存儲器(DRAM)及靜態隨機存取存儲器(SRAM)。

一些集成電路存儲器單元是非易失性的，且可甚至在未供電時留存所存儲的數據。非易失性存儲器的實例包含快閃存儲器、只讀存儲器(ROM)、可編程只讀存儲器(PROM)、可擦除可編程只讀存儲器(EPROM)及電可擦除可編程只讀存儲器(EEPROM)存儲器等。快閃存儲器包含與非(NAND)類型快閃存儲器或或非(NOR)類型快閃存儲器。NAND存儲器單元基于NAND邏輯門；且NOR存儲器單元基于NOR邏輯門。

交叉點存儲器(例如，3D XPoint存儲器)使用非易失性存儲器單元陣列。交叉點存儲器中的存儲器單元是無晶體管的。此類存儲器單元的每一者可具有相變存儲器裝置及選擇裝置，其一起堆疊為集成電路中的列。此類列的存儲器單元在集成電路中經由在彼此垂直的方向上延伸的兩層導線連接。兩個層的一者在存儲器單元上方；且另一層在存儲器元件列下方。因此，可在兩個層的每一者上的一個導線的交叉點處個別選擇每一存儲器單元。交叉點存儲器裝置是快速且非易失性的，且可用作統一的存儲器集區進行處理及存儲。

非易失性集成電路存儲器單元可經編程以通過在編程/寫入操作期間施加一個電壓或電壓模式到存儲器單元而存儲數據。編程/寫入操作將存儲器單元設定在對應于正在編程/存儲到存儲器單元中的數據的狀態中。存儲在存儲器單元中的數據可在讀取操作中通過檢查存儲器單元的狀態來檢索。讀取操作通過施加電壓確定存儲器單元的狀態，且確定存儲器單元是否在對應于預定義狀態的電壓下變為導電的。

發明內容

一方面，本發明涉及一種集成電路存儲器裝置，其包括：存儲器單元；電路貼片，其經配置在集成電路裸片上；多個相鄰貼片，其經配置在所述集成電路裸片上；從所述電路貼片分別到所述相鄰貼片的第一連接件，其中所述電路貼片經配置以通過所述第一連接件與所述相鄰貼片通信，以確定在由所述電路貼片中的電壓驅動器驅動的一或多個選定存儲器單元上的電壓斜升期間是否通過所述相鄰貼片中的電壓驅動器對未選擇的存儲器單元施加補償電壓；多個周圍貼片，其經配置在所述集成電路裸片上；及從所述相鄰貼片到所述周圍貼片的第二連接件，其中所述電路貼片經配置以通過所述第一連接件、所述相鄰貼片及所述第二連接件與所述周圍貼片通信，以確定在由所述電路貼片中的所述電壓驅動器驅動的所述一或多個選定存儲器單元上的所述電壓斜升期間是否通過所述周圍貼片中的電壓驅動器對未選擇的存儲器單元施加所述補償電壓。