[發(fā)明專利]內(nèi)存運(yùn)算電路及芯片結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 202011129148.7
• 申請(qǐng)日: 2020-10-20
• 公開（公告）號(hào): CN112259136B
• 公開（公告）日: 2021-09-07
• 發(fā)明（設(shè)計(jì)）人: 黃瑞鋒;楊昌楷
• 申請(qǐng)（專利權(quán)）人: 海光信息技術(shù)股份有限公司
• 主分類號(hào): G11C7/12
• 分類號(hào): G11C7/12;G11C11/413;G11C11/417
• 代理公司: 北京超凡宏宇專利代理事務(wù)所(特殊普通合伙) 11463
• 代理人: 鐘揚(yáng)飛

1.一種內(nèi)存運(yùn)算電路，其特征在于，包括：

存儲(chǔ)單元，其具有互補(bǔ)的第一存儲(chǔ)點(diǎn)以及第二存儲(chǔ)點(diǎn)；

第一位線及第二位線，所述第一位線用于讀出第一存儲(chǔ)點(diǎn)的數(shù)據(jù)電壓，所述第二位線用于讀出第二存儲(chǔ)點(diǎn)的數(shù)據(jù)電平；

下拉單元，其與第一位線以及第二位線分別連接，其控制端用于接入第一控制信號(hào)；以用于在其控制端接入高電平時(shí)將第一位線讀出的高電平下拉為低電平，將第二位線讀出的高電平下拉為低電平；

上拉單元，其分別與第一位線以及第二位線連接，其控制端用于接入第二控制信號(hào)；以在下拉單元將第一位線下拉為低電平時(shí)將所述第二位線上拉為高電平，以及用于在下拉單元將第二位線下拉為低電平時(shí)將第一位線上拉為高電平；

還包括第一位線開關(guān)以及第二位線開關(guān)；

所述第一位線包括第一上半段以及第一下半段，所述第二位線包括第二上半段以及第二下半段；

所述存儲(chǔ)單元與所述第一上半段以及所述第二上半段連接，所述第一下半段分別與所述上拉單元以及所述下拉單元連接，所述第二下半段分別與所述上拉單元以及所述下拉單元連接；

所述第一位線開關(guān)的第一端與所述第一上半段連接，所述第一位線開關(guān)的第二端與所述第一下半段連接，所述第二位線開關(guān)的第一端與所述第二上半段連接，所述第二位線開關(guān)的第二端與所述第二下半段連接，所述第一位線開關(guān)以及所述第二位線開關(guān)的控制端分別接入位線控制信號(hào)。

2.根據(jù)權(quán)利要求1所述的內(nèi)存運(yùn)算電路，其特征在于，所述下拉單元包括第一下拉模塊以及第二下拉模塊；

所述第一下拉模塊與所述第一位線連接，其控制端接入第一控制信號(hào)；

所述第二下拉模塊與所述第二位線連接，其控制端接入第一控制信號(hào)。

3.根據(jù)權(quán)利要求2所述的內(nèi)存運(yùn)算電路，其特征在于，所述第一下拉模塊包括第一NMOS管以及第二NMOS管；

所述第一NMOS管的柵極以及漏極均與所述第一位線連接，所述第一NMOS管的源極與所述第二NMOS管的漏極連接，所述第二NMOS管的源極接地，所述第二NMOS管的柵極接入所述第一控制信號(hào)；

所述第二下拉模塊包括第三NMOS管以及第四NMOS管；

所述第三NMOS管的柵極以及漏極均與所述第二位線連接，所述第四NMOS管的源極與所述第三NMOS管的漏極連接，所述第四NMOS管的源極接地，所述第四NMOS管的柵極接入所述第一控制信號(hào)。

4.根據(jù)權(quán)利要求3所述的內(nèi)存運(yùn)算電路，其特征在于，所述第一下拉模塊還包括第一開關(guān)，所述第二NMOS管的源極通過所述第一開關(guān)接地，所述第一開關(guān)接入第三控制信號(hào)，所述第一開關(guān)用于在所述第二NMOS管導(dǎo)通的一個(gè)讀取周期內(nèi)導(dǎo)通預(yù)設(shè)時(shí)長(zhǎng)；

所述第二下拉模塊還包括第二開關(guān)，所述第四NMOS管的源極通過所述第二開關(guān)接地，所述第二開關(guān)接入第三控制信號(hào)，所述第二開關(guān)用于在所述第四NMOS管導(dǎo)通的一個(gè)讀取周期內(nèi)導(dǎo)通預(yù)設(shè)時(shí)長(zhǎng)。

5.根據(jù)權(quán)利要求4所述的內(nèi)存運(yùn)算電路，其特征在于，所述第一開關(guān)以及所述第二開關(guān)均為NMOS管。

6.根據(jù)權(quán)利要求4所述的內(nèi)存運(yùn)算電路，其特征在于，所述上拉單元包括第一PMOS管、第二PMOS管以及第三開關(guān)；

所述第三開關(guān)的控制端接入第四控制信號(hào)；所述第三開關(guān)的輸入端接入預(yù)設(shè)上拉電壓，所述第三開關(guān)的輸出端分別與所述第一PMOS管的源極以及所述第二PMOS管的源極連接，所述第一PMOS管的漏極與所述第一位線連接，所述第一PMOS管的柵極與所述第二位線連接，所述第二PMOS管的漏極與所述第二位線連接，所述第二PMOS管的柵極與所述第一位線連接。

7.根據(jù)權(quán)利要求6所述的內(nèi)存運(yùn)算電路，其特征在于，所述第三開關(guān)為PMOS管。

8.根據(jù)權(quán)利要求6所述的內(nèi)存運(yùn)算電路，其特征在于，所述第四控制信號(hào)為所述第三控制信號(hào)的反相信號(hào)。