[發(fā)明專利]驗證方法

在審

• 申請?zhí)枺?/td>: 202011127602.5
• 申請日: 2020-10-20
• 公開（公告）號: CN112289697A
• 公開（公告）日: 2021-01-29
• 發(fā)明（設計）人: 杜紅;林哲民;姚肖依;姜姝
• 申請（專利權(quán)）人: 上海兆芯集成電路有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L27/02;G01R31/28
• 代理公司: 北京林達劉知識產(chǎn)權(quán)代理事務所(普通合伙) 11277
• 代理人: 劉新宇

本發(fā)明在此提出一種驗證方法，驗證方法包括：對包括多個電路單元的電路布局進行電壓降分析而產(chǎn)生包括對應電路單元的每一者的多個分析數(shù)值的分析結(jié)果；根據(jù)電路單元的每一者對應的分析數(shù)值，判斷電路布局中的第一電路單元發(fā)生電壓降違例的原因；以及根據(jù)第一電路單元對應的分析數(shù)值，修正電路布局。由此，分析電壓降違例的原因所需的時間得以大幅的減短。

技術(shù)領(lǐng)域

本發(fā)明有關(guān)于一種驗證方法，特別有關(guān)于一種用以驗證電路布局的電壓降的驗證方法。

背景技術(shù)

晶片簽核(signoff)時不僅靜態(tài)時序分析(STA)要滿足設計要求，電壓降(IRdrop)也要滿足設計要求。由于實際的系統(tǒng)電源要經(jīng)過印刷電路板(PCB)以及封裝而至晶片表面的凸塊(bump)后，再經(jīng)由與凸塊接觸的焊墊以及晶片內(nèi)部的電源網(wǎng)(power mesh)才能到達晶體管進行供電，在這一系列電源分配網(wǎng)絡上會產(chǎn)生系統(tǒng)電源平面噪聲以及通路電壓降。

經(jīng)過電壓降后，晶片上各處電路單元所接收的電壓會產(chǎn)生較大的差異，進而導致電路單元的延遲時間與硅前驗證(pre-silicon)過程中出現(xiàn)差異，而使整體電路無法達到預期效能。此外，在晶片簽核時需保證電壓降也滿足設計要求，而不同的電路設計廠商的電壓降的標準可能會有差異。因此，電壓降簽核并非為最終目的，而是用以保證晶片性能以及良率的手段。

發(fā)明內(nèi)容

本發(fā)明在此提出用以驗證電路布局的電壓降的驗證方法。當驗證方法判斷電路布局的局部電流過高時，可選擇增加電路單元的間距，或者優(yōu)化電路設計而降低翻轉(zhuǎn)密度。當驗證方法判斷電路單元的尺寸過大時，可禁用大尺寸的電路單元類型，以防止電路單元的電流過大。當驗證方法判斷電源網(wǎng)絡不夠強壯時，可補強電源網(wǎng)絡而使最短供電路徑的電阻值得以降低。

有鑒于此，本發(fā)明提出一種驗證方法，包括對一電路布局進行一電壓降分析而產(chǎn)生一分析結(jié)果，其中上述電路布局包括多個電路單元，上述分析結(jié)果包括與上述多個電路單元分別對應的多個分析數(shù)值；根據(jù)上述電路單元的每一者對應的上述分析數(shù)值，判斷上述電路布局中的一第一電路單元發(fā)生電壓降違例的原因；以及根據(jù)上述第一電路單元對應的上述分析數(shù)值，修正上述電路布局。

根據(jù)本發(fā)明的一實施例，驗證方法還包括根據(jù)上述分析結(jié)果，將上述電路單元的每一者與對應的上述分析數(shù)值組成一鍵值對。

根據(jù)本發(fā)明的一實施例，對應上述電路單元的每一者的上述分析數(shù)值包括一X軸坐標、一Y軸坐標、一電路單元類型、一供應電壓最小阻抗路徑電阻值、一接地最小阻抗路徑電阻值、一輸入腳位最大翻轉(zhuǎn)密度、一輸出腳位總翻轉(zhuǎn)密度以及一電路單元總功率。

根據(jù)本發(fā)明的一實施例，根據(jù)上述第一電路單元對應的分析數(shù)值修正電路布局的步驟還包括當判斷上述第一電路單元對應的上述供應電壓最小阻抗路徑電阻值及/或上述接地最小阻抗路徑電阻值超出一平均值的一既定比例時，補強上述電路布局的一供電網(wǎng)絡，其中上述供應電壓最小阻抗路徑電阻值為一供應電壓供電至上述第一電路單元的最短路徑的電阻值，上述接地最小阻抗路徑電阻值為上述第一電路單元至一接地端的最短路徑的電阻值。

根據(jù)本發(fā)明的一實施例，根據(jù)上述第一電路單元對應的分析數(shù)值修正電路布局的步驟還包括當判斷上述第一電路單元對應的上述輸入腳位最大翻轉(zhuǎn)密度及/或上述輸出腳位總翻轉(zhuǎn)密度超過一臨限值時，降低對應的上述電路單元的翻轉(zhuǎn)密度，其中上述輸入腳位最大翻轉(zhuǎn)密度為上述第一電路單元的所有輸入腳位于一秒內(nèi)的最大翻轉(zhuǎn)次數(shù)，上述輸出腳位總翻轉(zhuǎn)密度為上述第一電路單元的所有輸出腳位于一秒內(nèi)的翻轉(zhuǎn)次數(shù)之和，其中降低對應的上述電路單元的翻轉(zhuǎn)密度可通過降低上述電路單元的輸入腳位最大翻轉(zhuǎn)密度和/或升高該電路單元的輸出腳位總翻轉(zhuǎn)密度。

根據(jù)本發(fā)明的一實施例，根據(jù)上述第一電路單元對應的分析數(shù)值修正電路布局的步驟還包括當根據(jù)上述電路單元類型而判斷上述第一電路單元的尺寸大于一常規(guī)值且判斷上述第一電路單元對應的上述電路單元總功率超過一臨限值時，禁用上述第一電路單元對應的上述電路單元類型。