[發明專利]半導體超結器件的制造方法

有效

• 申請號: 202011125896.8
• 申請日: 2020-10-20
• 公開（公告）號: CN112086506B
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 劉偉;袁愿林;王睿;劉磊
• 申請（專利權）人: 蘇州東微半導體股份有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/308
• 代理公司: 北京品源專利代理有限公司 11332
• 代理人: 孟金喆

本發明屬于半導體超結器件技術領域，具體公開了一種半導體超結器件的制造方法，包括：以第一絕緣層和第二絕緣層為掩膜自對準的刻蝕n型襯底，在n型襯底內形成第二溝槽，在第二溝槽內形成柵極結構。本發明的半導體超結器件的制造方法，形成柵極和p型柱只需要進行一次光刻工藝，可以極大的降低半導體超結器件的制造成本，并降低半導體超結器件的制造風險。

技術領域

本發明屬于半導體超結器件技術領域，特別是涉及一種半導體超結器件的制造方法。

背景技術

半導體超結器件基于電荷平衡技術，可以降低導通電阻和寄生電容，使得半導體超結器件具有極快的開關特性，可以降低開關損耗，實現更高的功率轉換效率?，F有技術的半導體超結器件的主要制造工藝包括：首先，如圖1所示，在n型襯底10上形成第一絕緣層11，然后進行光刻和刻蝕，在第一絕緣層11內形成開口并在n型襯底10內形成溝槽12；接下來，如圖2所示，去除第一絕緣層，通過外延工藝在所形成的溝槽內形成p型柱13；之后，如圖3所示，再通過一次光刻工藝和刻蝕工藝形成柵介質層14和柵極15，然后在n型襯底10內形成p型體區16和位于p型體區16內的n型源區17。不論是平面型還是溝槽型的半導體超結器件，在形成p型柱時需要進行一次光刻工藝，然后在形成柵極時，還需要再進行一次光刻工藝，由于光刻工藝的成本昂貴，而且存在對準偏差的風險，導致半導體超結器件的制造成本和制造風險較高。

發明內容

有鑒于此，本發明的目的是提供一種半導體超結器件的制造方法，以降低半導體超結器件的制造成本并降低半導體超結器件的制造風險。

為達到本發明的上述目的，本發明提供了一種半導體超結器件的制造方法，包括：

在n型襯底上形成第一絕緣層，刻蝕所述第一絕緣層形成開口；

在所述開口內形成絕緣側墻；

以所述第一絕緣層和所述絕緣側墻為掩膜對所述n型襯底進行刻蝕，在所述n型襯底內形成第一溝槽；

在所述第一溝槽內形成p型柱，所述p型柱與所述n型襯底形成pn結結構；

在所述p型柱的表面形成第二絕緣層；

刻蝕掉所述絕緣側墻，以所述第一絕緣層和所述第二絕緣層為掩膜刻蝕所述n型襯底，在所述n型襯底內形成第二溝槽。

可選的，本發明的半導體超結器件的制造方法還包括：

刻蝕掉所述第一絕緣層和所述第二絕緣層，在所述第二溝槽內形成柵介質層和柵極，所述柵極通過所述柵介質層與所述p型柱隔離；

在所述n型襯底內形成p型體區；

在所述p型體區內形成n型源區。

可選的，所述第一絕緣層包括氧化硅層。

可選的，所述第二絕緣層為氧化硅層。

可選的，所述絕緣側墻為氮化硅層。

可選的，在刻蝕形成所述第二溝槽時，采用各向異性刻蝕和各向同性刻蝕相結合的刻蝕方法。

可選的，所述第二溝槽的深度小于所述第一溝槽的深度。

本發明提供的半導體超結器件的制造方法，通過一次光刻工藝形成第一溝槽，以第一絕緣層和第二絕緣層為掩膜自對準的刻蝕n型襯底，在n型襯底內形成第二溝槽。本發明的半導體超結器件的制造方法，形成柵極和p型柱只需要進行一次光刻工藝，可以極大的降低半導體超結器件的制造成本，并降低半導體超結器件的制造風險。

附圖說明

為了更加清楚地說明本發明示例性實施例的技術方案，下面對描述實施例中所需要用到的附圖做一簡單介紹。

圖1至圖3是現有技術的半導體超結器件的制造工藝中的主要結構的剖面結構示意圖；