[發明專利]一種可實現任意倍次降頻的脈沖邊沿獨立分配電路及方法

有效

• 申請號: 202011125642.6
• 申請日: 2020-10-20
• 公開（公告）號: CN112332639B
• 公開（公告）日: 2021-05-18
• 發明（設計）人: 郗煥;朱穎;陳家輝;顧成杰;潘莉;李林溪
• 申請（專利權）人: 南京工業大學
• 主分類號: H02M1/088
• 分類號: H02M1/088;H02M3/10;H02M3/158
• 代理公司: 南京禹為知識產權代理事務所(特殊普通合伙) 32272
• 代理人: 劉小莉

1.一種可實現任意倍次降頻的脈沖邊沿獨立分配電路的方法，其特征在于：所述可實現任意倍次降頻的脈沖邊沿獨立分配電路包括，

FPGA驅動信號產生模塊（100），所述FPGA驅動信號產生模塊（100）產生n個驅動信號；

多電平變換器（200），所述多電平變換器（200）由n個結構相同的開關單元電路（201）相互串聯而成，n∈N⁺，所述開關單元電路（201）設置有開關管（201a），所述開關管（201a）的開通和關斷由FPGA驅動信號產生模塊（100）產生的驅動信號控制；

以及，線性放大器（300），與所述多電平變換器（200）連接；

所述FPGA驅動信號產生模塊（100）中設置m個門限電平；

所述開關單元電路（201）還包括電源（201b）、二極管（201c），所述電源（201b）的正極與所述開關管（201a）的漏極相互連接，所述開關管（201a）源極與所述二極管（201c）的陰極相互連接，所述二極管（201c）的陽極與電源（201b）的負極相互連接；

所述可實現任意倍次降頻的脈沖邊沿獨立分配電路的方法包括如下步驟：

通過將參考電壓與m個所述門限電平比較，觸發m個擬合脈沖信號，若參考電壓不小于比較的所述門限電平，則觸發的擬合脈沖信號為1，若參考電壓小于比較的所述門限電平，則觸發的擬合脈沖信號為0，由此產生擬合脈沖信號的躍變，信號中出現上升沿和下降沿；

在m個擬合脈沖信號中，按照時序取其上升沿，依次將其分配給各個開關管（201a）作為開通控制信號，從第1個開關單元電路（201）中的開關管（201a）分配至第n個開關單元電路（201）中的開關管（201a），當各開關管（201a）均分配得一個上升沿后，再重新從第一個開關單元電路（201）中的開關管（201a）開始逐個分配，m個擬合脈沖信號中的所有上升沿均以此原則分配到各開關單元電路（201）中；

在m個擬合脈沖信號中，按照時序取其下降沿，依次將其分配給各個開關管（201a）作為關斷控制信號，從第1個開關單元電路（201）中的開關管（201a）分配至第n個開關單元電路（201）中的開關管（201a）；當各開關管（201a）均分配得一個下降沿后，再重新從第一個開關單元電路（201）中的開關管（201a）開始逐個分配；m個擬合脈沖信號中的所有下降沿均以此原則分配到各開關單元電路（201）中。

2.根據權利要求1所述的可實現任意倍次降頻的脈沖邊沿獨立分配電路的方法，其特征在于：所述FPGA驅動信號產生模塊（100）產生的第n個驅動信號與第n個所述開關管（201a）的柵極相互連接，控制第n個開關單元電路（201）中開關管（201a）的開通和關斷。

3.根據權利要求2所述的可實現任意倍次降頻的脈沖邊沿獨立分配電路的方法，其特征在于：第n-1個所述開關單元電路（201）中二極管（201c）的陰極與第n個開關單元電路（201）中二極管（201c）的陽極相連接，第1個開關單元電路（201）中二極管（201c）的陽極接地。

4.根據權利要求3所述的可實現任意倍次降頻的脈沖邊沿獨立分配電路的方法，其特征在于：所述線性放大器（300）包括功率管（301）、電壓調節器（302）、延時電路單元（303）和分壓電路單元（304），所述功率管（301）的源極與分壓電路單元（304）連接且功率管（301）的此端用于給負載供電；所述分壓電路單元（304）的輸出端與電壓調節器（302）的反相輸入端連接，所述分壓電路單元（304）的另一端接地；所述延時電路單元（303）的輸入端與參考電壓連接，所述延時電路單元（303）的輸出端與電壓調節器（302）的同相輸入端連接；所述電壓調節器（302）的輸出端與功率管（301）的柵極連接。

5.根據權利要求4所述的可實現任意倍次降頻的脈沖邊沿獨立分配電路的方法，其特征在于：所述上升沿的分配和下降沿的分配相互獨立，同時進行。

6.根據權利要求5所述的可實現任意倍次降頻的脈沖邊沿獨立分配電路的方法，其特征在于：n個所述開關管（201a）開關頻率是跟蹤信號頻率的m/n降頻，n/m為正有理數。