[發明專利]卷積交織器、卷積交織方法、卷積解交織器及卷積解交織方法

在審

• 申請號: 202011124001.9
• 申請日: 2015-09-10
• 公開（公告）號: CN112134575A
• 公開（公告）日: 2020-12-25
• 發明（設計）人: P·克倫納爾
• 申請（專利權）人: 松下電器產業株式會社
• 主分類號: H03M13/27
• 分類號: H03M13/27
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 蔣巍

1.一種卷積交織器，是對多個數據單元進行交織的卷積交織器，其中，具備：

輸入端子，所述多個數據單元從塊交織器輸入到該輸入端子，所述塊交織器包括矩陣，所述矩陣具有N列且用于塊交織；

輸出端子，輸出所述多個數據單元，使得所述多個數據單元分別被分類到M個交織單元中的某一個；

卷積延遲電路，具備M個分支和使多個數據單元延遲的多個FIFO寄存器，第M’個分支中設置的所述多個FIFO寄存器的數量為M’-1，M’為1到M的整數，所述FIFO寄存器即為先進先出寄存器；

第1開關，設置在所述輸入端子與所述卷積延遲電路之間；以及

第2開關，設置在所述卷積延遲電路與所述輸出端子之間，

所述第1開關和所述第2開關分別與所述M個分支中的同一分支連接，使得所述輸入端子和所述輸出端子經由所述同一分支而連接，

當在所述第1開關和所述第2開關分別與第L個分支連接的期間中N個數據單元被輸入到所述輸入端子時，所述第1開關和所述第2開關分別與第L+1個分支或第1個分支連接，L為1到M的整數。

2.根據權利要求1所述的卷積交織器，其中，

所述M個交織單元設置于設置有多個數據單元的1個幀。

3.一種卷積交織方法，是對多個數據單元進行交織的卷積交織方法，其中，包括：

用矩陣重新排列所述多個數據單元的步驟，所述矩陣用于塊交織且具有N列；

在重新排列所述多個數據單元后，經由第1開關，將所述多個數據單元輸入到卷積延遲電路的步驟，所述卷積延遲電路具備M個分支和使多個數據單元延遲的多個FIFO寄存器，第M’個分支中設置的所述多個FIFO寄存器的數量為M’-1，M’為1到M的整數，所述FIFO寄存器即為先進先出寄存器；以及

從所述卷積延遲電路經由第2開關輸出所述多個數據單元，使得所述多個數據單元分別被分類到M個交織單元中的某一個的步驟，

所述第1開關和所述第2開關分別與所述M個分支中的同一分支連接，

當在所述第1開關和所述第2開關分別與第L個分支連接的期間中N個數據單元被輸入到所述卷積延遲電路時，所述第1開關和所述第2開關分別與第L+1個分支或第1個分支連接，L為1到M的整數。

4.根據權利要求3所述的卷積交織方法，其中，

所述M個交織單元設置于設置有多個數據單元的1個幀。

5.一種卷積交織器，是進行卷積交織的卷積交織器，其中，具備：

第1開關，將所述卷積交織器的輸入端子的第1連接目的地切換為與配置被交織的數據單元的交織單元的數量相等的多個分支中的某一個分支的一端；

多個FIFO寄存器，設置在所述多個分支中的除了第1分支以外的一部分分支，且在所述多個分支間個數相互不同，而且在更下位的各分支附加有附加的FIFO寄存器，所述FIFO寄存器即為先進先出寄存器；以及

第2開關，將所述卷積交織器的輸出端子的第2連接目的地切換為所述多個分支中的某一個分支的另一端，

所述第1開關在與每1個幀的代碼字的數量相等的多個數據單元已通過的情況下，通過在所述多個分支中按順序反復切換與所述第1連接目的地對應的分支，來切換所述輸入端子的所述第1連接目的地，

所述第2開關在與每1個幀的代碼字的數量相等的多個數據單元已通過的情況下，通過在所述多個分支中按順序反復切換與所述第2連接目的地對應的分支，來切換所述輸出端子的所述第2連接目的地，

所述第1開關和所述第2開關始終指向同一分支。