[發明專利]一種DFN矩陣式載體封裝結構及工藝流程

在審

• 申請號: 202011120431.3
• 申請日: 2020-10-19
• 公開（公告）號: CN112510009A
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 黨鵬;馬磊;楊光;王新剛;彭小虎;龐朋濤
• 申請（專利權）人: 西安航思半導體有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L23/31;H01L21/683;H01L21/48
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明公開了一種DFN矩陣式載體封裝結構及工藝流程，包括載體，所述載體底端設置有放置臺，所述載體下部內側設置有蝕刻槽，所述放置臺的數量為四個，所述放置臺與載體下部側壁之間的空間為蝕刻槽。本DFN矩陣式載體封裝結構采用矩陣2X2四個載體，可以放置一顆～四顆芯片；單顆芯片尺寸相比現在的結構，單顆芯片可以放大1.4倍，范圍更廣范；焊盤引腳呈正方形，是現有封裝形式的兩倍面積，于PCB的結合力大力加強；生產過程加工容易，芯片不需要旋轉放置；加工效率提升。

技術領域

本發明涉及芯片封裝載體領域，具體是一種DFN矩陣式載體封裝結構及工藝流程。

背景技術

芯片封裝是安裝半導體集成電路芯片用的外殼，起著安放、固定、密封、保護芯片和增強電熱性能的作用，而且還是溝通芯片內部世界與外部電路的橋梁--芯片上的接點用導線連接到封裝外殼的引腳上，這些引腳又通過印制板上的導線與其他器件建立連接。因此，封裝對CPU和其他LSI集成電路都起著重要的作用，此時便需要用到芯片封裝載體。

現有的技術方案，是采用一個成45°的正方形載體放置芯片，在底部四個連接電路的引腳，但是接觸焊錫的引腳面積較小，牢固性不足；只能放置一顆芯片；加工過程中，對于設備的要求較高，加工過程中芯片要放置和載體一致，45°居中放置，加工過程中旋轉45°，機器的旋轉精度要求較高；因為要使用到旋轉功能，機器的磨損較高，生產效率降低。

發明內容

本發明的目的在于提供一種DFN矩陣式載體封裝結構及工藝流程，以解決上述背景技術中提出的問題。

為實現上述目的，本發明提供如下技術方案：

一種DFN矩陣式載體封裝結構，包括載體，所述載體底端設置有放置臺，所述載體下部內側設置有蝕刻槽，所述放置臺的數量為四個，所述放置臺與載體下部側壁之間的空間為蝕刻槽。

一種DFN矩陣式載體封裝結構適應大尺寸芯片的工藝流程包括以下步驟：

1)將載體表面涂布蝕刻涂層；

2)將載體在光蝕刻設備中進行半蝕刻，得到蝕刻槽；

3)未蝕刻的部分突出成為放置臺，載體按照要求蝕刻成四個獨立的放置臺；

4)待封裝的芯片研磨到封裝要求的厚度，并在背部貼上專用的膠膜。

5)將芯片用專用設備放置在載體的放置臺上，所述大尺寸芯片位于四個所述放置臺中間。

6)通過在蝕刻槽填充焊錫，在芯片底部形成八個連接電路的焊盤引腳。

一種DFN矩陣式載體封裝結構適應小尺寸芯片的工藝流程包括以下步驟：

1)將載體表面涂布蝕刻涂層；

2)將載體在光蝕刻設備中進行半蝕刻，得到蝕刻槽；

3)未蝕刻的部分突出成為放置臺，載體按照要求蝕刻成四個獨立的放置臺；

4)待封裝的芯片研磨到封裝要求的厚度，并在背部貼上專用的膠膜。

5)將芯片用專用設備放置在載體的放置臺上，所述小尺寸芯片分別位于四個所述放置臺正中間。

6)通過在蝕刻槽填充焊錫，在芯片底部形成兩個連接電路的焊盤引腳。

作為本發明進一步的方案：所述蝕刻槽采用弧面結構，所述蝕刻槽相互獨立。

作為本發明再進一步的方案：所述放置臺底端側壁突出載體底端端面。

作為本發明再進一步的方案：所述載體位于放置臺處可以放置一至四個小尺寸芯片或一個大尺寸芯片。

作為本發明再進一步的方案：所述載體側壁邊線與放置臺側壁邊線相互平行。