[發明專利]高壓集成器件及其制備方法

有效

• 申請號: 202011114623.3
• 申請日: 2020-10-19
• 公開（公告）號: CN112018114B
• 公開（公告）日: 2021-01-15
• 發明（設計）人: 劉森;史林森;向可強;劉海彬;劉筱偉
• 申請（專利權）人: 微龕（廣州）半導體有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L29/06;H01L21/8238
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 佟婷婷

本發明提供一種高壓集成器件及其制備方法，高壓集成器件包括：半導體基底、低壓半導體器件、第一隔離結構、第二隔離結構以及高壓器件引出結構，半導體基底包括自下而上設置的半導體襯底、第一絕緣層、中間器件功能層、第二絕緣層以及頂層器件功能層。本發明將低壓器件集成在頂層器件功能層中，將高壓器件集成在中間器件功能層中，采用雙淺溝槽隔離技術及基于半導體基底中的絕緣層，使得高壓器件可以不干擾其他區域的器件，中間器件功能層可以集成更高電壓的電子器件。另外，基于本發明高壓器件與低壓器件的設計，不消耗芯片面積，大大增加集成度。

技術領域

本發明屬于功率半導體器件，特別是涉及一種高壓集成器件及其制備方法。

背景技術

高壓電子器件分為功率模組、功率分立器件和功率集成器件。相較于功率模組和功率分立器件，功率集成器件有體積小、重量輕、性能好、成本低、易于大規模生產等特點。隨著各類設備（如新能源汽車、智能工業等）的高度電子化，高壓集成電子器件的需求變得越來越迫切，如快速充電電源管理芯片等。

然而，目前在高壓集成電子器件技術領域，一方面，普通CMOS工藝與高壓器件不兼容，難以簡單集成，另一方面，例如，CMOS BCD（Bipolar-CMOS-DMOS，雙極型-CMOS-雙擴散MOS）工藝，高壓器件通常面積較大，且會對非高壓電路形成干擾的風險。

因此，提供一種高效的高壓集成器件變得十分必要，可以極大促進電子設備的集成度。

發明內容

鑒于以上所述現有技術的缺點，本發明的目的在于提供一高壓集成器件及其制備方法，用于解決現有技術中高壓器件與低壓器件難以有效集成，高壓器件通常面積大，容易對非高壓電路形成干擾的風險等問題。

為實現上述目的及其他相關目的，本發明提供一種高壓集成器件，所述高壓集成器件包括：

半導體基底，包括自下而上設置的半導體襯底、第一絕緣層、中間器件功能層、第二絕緣層以及頂層器件功能層；

低壓半導體器件，集成在所述頂層器件功能層中；

第一隔離結構，位于所述低壓半導體器件外端，且自所述頂層器件功能層延伸至所述中間器件功能層，所述第一隔離結構的底部不高于所述中間器件功能層的下表面；

第二隔離結構，位于所述低壓半導體器件與所述第一隔離結構之間，且貫穿所述頂層器件功能層，所述第二隔離結構的底部不高于所述頂層器件功能層的下表面；以及

高壓器件引出結構，位于所述第一隔離結構與所述第二隔離結構之間，自所述頂層器件功能層延伸至所述中間器件功能層。

可選地，所述低壓半導體器件包括低壓CMOS器件，所述低壓CMOS器件包括低壓NMOS器件及低壓PMOS器件中至少一種。

可選地，所述高壓集成器件包括高壓器件，所述高壓器件集成在所述中間器件功能層中，基于所述高壓器件引出結構實現電性引出。

可選地，所述高壓器件包括高壓LIGBT器件、高壓NLDMOS器件以及高壓PLDMOS器件中的任意一種。

可選地，所述半導體襯底包括硅襯底，所述第一絕緣層包括氧化硅層，所述中間器件功能層包括硅層，所述第二絕緣層包括氧化硅層，所述頂層器件功能層包括頂層硅層。

可選地，所述第二絕緣層的厚度介于150nm-250nm之間；所述頂層器件功能層的厚度介于200nm-500nm之間；所述中間器件功能層的厚度介于100nm-200nm之間。

本發明還提供一種高壓集成器件的制備方法，其中，本發明的所述高壓集成器件優選采用本發明的高壓集成器件的制備方法制備，當然，也可以采用其他方式制備得到。所述制備方法包括如下步驟：