[發(fā)明專(zhuān)利]基于LVDS通道的信息交互系統(tǒng)、方法及介質(zhì)

在審

• 申請(qǐng)?zhí)枺?/td>: 202011112203.1
• 申請(qǐng)日: 2020-10-16
• 公開(kāi)（公告）號(hào): CN112181886A
• 公開(kāi)（公告）日: 2021-01-05
• 發(fā)明（設(shè)計(jì)）人: 閔杰;陸國(guó)強(qiáng);張曉燕;楊美容;馬超飛
• 申請(qǐng)（專(zhuān)利權(quán)）人: 華東計(jì)算技術(shù)研究所（中國(guó)電子科技集團(tuán)公司第三十二研究所）
• 主分類(lèi)號(hào): G06F13/40
• 分類(lèi)號(hào): G06F13/40;G06F13/42
• 代理公司: 上海段和段律師事務(wù)所 31334
• 代理人: 李佳俊;郭國(guó)中

1.一種基于LVDS通道的信息交互系統(tǒng)，其特征在于，包括：CPU模塊、發(fā)送模塊和接收模塊；

在每個(gè)CPU模塊中，均配置1個(gè)發(fā)送模塊和2個(gè)接收模塊；

所述發(fā)送模塊同時(shí)向另兩個(gè)CPU模塊發(fā)送交互信息，兩個(gè)接收模塊分別接收這兩個(gè)CPU模塊發(fā)送的信息；

發(fā)送模塊和接收模塊的邏輯設(shè)計(jì)均在現(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA中實(shí)現(xiàn)。

2.根據(jù)權(quán)利要求1所述的基于LVDS通道的信息交互系統(tǒng)，其特征在于，發(fā)送模塊發(fā)送信息包括：

模塊M1：數(shù)字信號(hào)處理DSP將要發(fā)送的數(shù)據(jù)寫(xiě)入發(fā)送雙口隨機(jī)存取存儲(chǔ)器RAM相應(yīng)地址中；

模塊M2：DSP向發(fā)送控制FIFO中寫(xiě)入要發(fā)送數(shù)據(jù)處于雙口RAM中的首地址以及發(fā)送數(shù)據(jù)的總長(zhǎng)度的信息；

模塊M3：當(dāng)收發(fā)控制模塊檢測(cè)到發(fā)送控制FIFO非空且發(fā)送模塊空閑時(shí)，則讀取發(fā)送控制FIFO中數(shù)值；

模塊M4：發(fā)送模塊根據(jù)發(fā)送控制FIFO數(shù)值中的首地址以及發(fā)送數(shù)據(jù)總長(zhǎng)度的信息從發(fā)送雙口RAM中相應(yīng)首地址開(kāi)始讀取相應(yīng)長(zhǎng)度的數(shù)據(jù)存入緩存FIFO中。

3.根據(jù)權(quán)利要求1所述的基于LVDS通道的信息交互系統(tǒng)，其特征在于，發(fā)送模塊根據(jù)幀格式將起始位、控制寄存器信息、有效數(shù)據(jù)、校驗(yàn)位，依次串行發(fā)送。

4.根據(jù)權(quán)利要求1所述的基于LVDS通道的信息交互系統(tǒng)，其特征在于，所述接收模塊一直處于檢測(cè)起始位狀態(tài)中，若檢測(cè)到起始位，則開(kāi)始進(jìn)入接收狀態(tài)機(jī)中；

接收模塊依次接收起始位、控制寄存器信息，并根據(jù)控制寄存器信息接收有效數(shù)據(jù)以及校驗(yàn)位；

當(dāng)控制寄存器信息、有效數(shù)據(jù)、校驗(yàn)位均校驗(yàn)合格時(shí)，則將有效數(shù)據(jù)從接收FIFO中讀出并根據(jù)控制寄存器信息中的地址、數(shù)據(jù)長(zhǎng)度寫(xiě)入到接收雙口RAM中；若校驗(yàn)不合格，則舍棄該拍數(shù)據(jù)，從接收FIFO中讀出但不寫(xiě)入接收雙口RAM中。

5.根據(jù)權(quán)利要求4所述的基于LVDS通道的信息交互系統(tǒng)，其特征在于，在接收有效數(shù)據(jù)時(shí)，每檢測(cè)到16位，則將此字節(jié)寫(xiě)入接收FIFO中，直至有效數(shù)據(jù)接收完畢。

6.一種基于LVDS通道的信息交互方法，其特征在于，采用權(quán)利要求1所述的基于LVDS通道的信息交互系統(tǒng)，發(fā)送信息包括：

步驟S1：將要發(fā)送的數(shù)據(jù)寫(xiě)入發(fā)送雙口隨機(jī)存取存儲(chǔ)器RAM相應(yīng)地址中；

步驟S2：向發(fā)送控制FIFO中寫(xiě)入要發(fā)送數(shù)據(jù)處于雙口RAM中的首地址以及發(fā)送數(shù)據(jù)的總長(zhǎng)度的信息；

步驟S3：當(dāng)收發(fā)控制模塊檢測(cè)到發(fā)送控制FIFO非空且發(fā)送模塊空閑時(shí)，則讀取發(fā)送控制FIFO中數(shù)值；

步驟S4：根據(jù)發(fā)送控制FIFO數(shù)值中的首地址以及發(fā)送數(shù)據(jù)總長(zhǎng)度的信息從發(fā)送雙口RAM中相應(yīng)首地址開(kāi)始讀取相應(yīng)長(zhǎng)度的數(shù)據(jù)存入緩存FIFO中。

7.根據(jù)權(quán)利要求6所述的基于LVDS通道的信息交互方法，其特征在于，根據(jù)幀格式將起始位、控制寄存器信息、有效數(shù)據(jù)、校驗(yàn)位，依次串行發(fā)送。

8.根據(jù)權(quán)利要求6所述的基于LVDS通道的信息交互方法，其特征在于，在接收信息階段，一直處于檢測(cè)起始位狀態(tài)中，若檢測(cè)到起始位，則進(jìn)入接收狀態(tài)；

依次接收起始位、控制寄存器信息，并根據(jù)控制寄存器信息接收有效數(shù)據(jù)以及校驗(yàn)位；

當(dāng)控制寄存器信息、有效數(shù)據(jù)、校驗(yàn)位均校驗(yàn)合格時(shí)，則將有效數(shù)據(jù)從接收FIFO中讀出并根據(jù)控制寄存器信息中的地址、數(shù)據(jù)長(zhǎng)度寫(xiě)入到接收雙口RAM中；若校驗(yàn)不合格，則舍棄該拍數(shù)據(jù)，從接收FIFO中讀出但不寫(xiě)入接收雙口RAM中。

9.根據(jù)權(quán)利要求8所述的基于LVDS通道的信息交互方法，其特征在于，在接收有效數(shù)據(jù)時(shí)，每檢測(cè)到16位，則將此字節(jié)寫(xiě)入接收FIFO中，直至有效數(shù)據(jù)接收完畢。

10.一種存儲(chǔ)有計(jì)算機(jī)程序的計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)，其特征在于，所述計(jì)算機(jī)程序被處理器執(zhí)行時(shí)實(shí)現(xiàn)權(quán)利要求6至9中任一項(xiàng)所述的方法的步驟。