[發明專利]GeSiOI襯底及其制備方法、GeSiOI器件及其制備方法

在審

• 申請號: 202011111713.7
• 申請日: 2020-10-16
• 公開（公告）號: CN112447771A
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 亨利·H·阿達姆松;王桂磊;羅雪;孔真真
• 申請（專利權）人: 廣東省大灣區集成電路與系統應用研究院;中國科學院微電子研究所
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/762;H01L29/786;H01L21/336
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 金銘

本發明涉及GeSiOI襯底及其制備方法、GeSiOI器件及其制備方法。一種GeSiOI襯底，包括由下至上依次堆疊的：硅襯底，埋氧層，保護層，Ge_1?xSi_x層；其中，0.1≤x≤0.3，Ge_1?xSi_x層的厚度≤100nm。制備方法：在硅襯底上依次沉積鍺緩沖層、Ge_1?xSi_x層、保護層，得到第一多層材料結構；在硅襯底上沉積埋氧層，得到第二多層材料結構；將上述兩個結構鍵合；再依次刻蝕去除硅襯底和鍺緩沖層，之后將Ge_1?xSi_x層刻蝕至厚度≤100nm。本發明提高了GeSiOI襯底的遷移率，獲得了摻雜的GeSiOI器件，降低了器件的源漏電阻，提升了器件開態電流。

技術領域

本發明涉及半導體領域，特別涉及GeSiOI襯底及其制備方法、GeSiOI器件及其制備方法。

背景技術

全耗盡絕緣體上器件相比傳統體材料器件可進行背柵控制、具有靈活的閾值電壓(V_T)調節性、更好的靜電特性、以及與現有平面器件工藝兼容等優點，是特征尺寸不斷縮小下半導體器件的主要發展方向之一。采用應變SOI或低鍺組分SiGeOI做為襯底材料，由于材料遷移率低的限制，在特征尺寸不斷縮小下，不能完全滿足高性能器件的需求。

為此，提出本發明。

發明內容

本發明的主要目的在于提供一種GeSiOI襯底，該襯底頂層含Ge量高，具有高遷移率優勢。

本發明的另一目的在于提供上述GeSiOI襯底的制備方法，該方法解決了硅襯底上直接沉積Ge_1-xSi_x層時缺陷多的問題。

本發明的另一目的在于提供一種摻雜的GeSiOI器件，其通過摻雜進一步降低了器件的源漏電阻，提升了器件開態電流。為了實現以上目的，本發明提供了以下技術方案。

一種GeSiOI襯底，包括由下至上依次堆疊的：

硅襯底，

埋氧層，

保護層，

Ge_1-xSi_x層；

其中，0.1≤x≤0.3，Ge_1-xSi_x層的厚度≤100nm。

本發明相比傳統的絕緣體上鍺硅襯底，提高了鍺含量，從而具有較高的遷移率，能滿足高性能器件的需求，例如用于制作摻雜源漏結構的GeSiOI器件，尤其是全耗盡型器件。

以上GeSiOI襯底可通過以下制備方法獲得，包括：

在第一硅襯底上依次沉積鍺緩沖層、Ge_1-xSi_x層、保護層，得到第一多層材料結構；其中，0.1≤x≤0.3，所述鍺緩沖層為純Ge層或者鍺含量小于Ge_1-xSi_x的鍺硅層；

在第二硅襯底上沉積埋氧層，得到第二多層材料結構；

將所述第一多層材料結構與所述第二多層材料結構鍵合，并使第一多層材料結構的保護層與第二多層材料結構的埋氧層鍵合，得到鍵合結構；

依次刻蝕去除鍵合結構的第一硅襯底和鍺緩沖層，之后將Ge_1-xSi_x層刻蝕至厚度≤100nm。

相比傳統絕緣體上鍺硅襯底的制備工藝，本發明的制備方法具有以下特點：