[發明專利]頻率響應屏蔽濾波器系統及生成方法

在審

• 申請號: 202011109562.1
• 申請日: 2020-10-16
• 公開（公告）號: CN114389574A
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 郭振健;常靜
• 申請（專利權）人: 大唐移動通信設備有限公司
• 主分類號: H03H17/02
• 分類號: H03H17/02
• 代理公司: 北京清亦華知識產權代理事務所(普通合伙) 11201
• 代理人: 張大威

1.一種頻率響應屏蔽濾波器系統，其特征在于，包括：控制器、存儲陣列及頻率響應屏蔽FRM濾波器組件；

其中，所述控制器的一端與信號輸入端連接、另一端與所述存儲陣列的控制端連接；

所述FRM濾波器組件的配置端與所述存儲陣列的輸出端連接，所述FRM濾波器組件的輸入端與所述信號輸入端連接，所述FRM濾波器組件的輸出端用于輸出經過FRM處理后的信號；

所述控制器，被配置為從所述存儲陣列內調取與當前的工作帶寬對應的目標參數，以使所述存儲陣列將所述目標參數發送給所述FRM濾波器組件；

所述FRM濾波器組件，被配置為根據所述目標參數生成與所述當前的工作帶寬匹配的FRM濾波器。

2.如權利要求1所述的系統，其特征在于，所述FRM濾波器組件中包括：第一移位寄存器、第一數字信號處理器DSP陣列、第二DSP陣列、第三DSP陣列、加法器及減法器；

所述第一移位寄存器的配置端、第一DSP陣列的配置端、第二DSP陣列的配置端及第三DSP陣列的配置端，分別與所述存儲陣列的各個輸出端連接；

所述第一DSP陣列的輸入端及所述第一移位寄存器的輸入端與所述信號輸入端連接，所述第一DSP陣列的輸出端分別與所述第二DSP陣列的輸入端、及所述減法器的第一輸入端連接；

所述第二DSP陣列的輸出端與所述加法器的第一輸入端連接；

所述第一移位寄存器的輸出端與所述減法器的第二輸入端連接；

所述減法器的輸出端與所述第三DSP陣列的輸入端連接；

所述第三DSP陣列的輸出端與所述加法器的第二輸入端連接；

所述加法器，被配置為輸出處理后的信號。

3.如權利要求2所述的系統，其特征在于，

所述第一DSP陣列中包括M1個依次連接、且首尾相連的第一DSP，其中，M1為N1/2向上取整得到的值；

所述第二DSP陣列中包括M2個依次連接、且首尾相連的第二DSP，其中，M2為N2/2向上取整得到的值；

所述第三DSP陣列中包括M3個依次連接、且首尾相連的第三DSP，其中，M3為N3/2向上取整得到的值；

其中，N1為所述系統對應的各個FRM濾波器中內插原型濾波器的最高階數，N2為所述系統對應的各個FRM濾波器中第一屏蔽濾波器的最高階數，N3為所述系統對應的各個FRM濾波器中第二屏蔽濾波器的最高階數。

4.如權利要求3所述的系統，其特征在于，還包括：依次連接的2(M1-1)個第二移位寄存器；

其中，首個第二移位寄存器的輸入端與所述信號輸入端連接；

每個所述第二移位寄存器的配置端均與所述存儲陣列中用于存儲第一延時參數的存儲器的輸出端連接，且第i個所述第二移位寄存器的輸出端、第2(M1-1)-(i-1)個所述第二移位寄存器的輸出端分別與第i+1個第一DSP的一個輸入端連接，其中i為大于0、且小于或等于M1-1的正整數。

5.如權利要求4所述的系統，其特征在于，所述存儲陣列中包括K個存儲器，其中，K＝M1+M2+M3+2，其中，M1個存儲器，分別被配置為存儲M1個第一DSP對應的參數；M2個存儲器，分別被配置為存儲M2個第二DSP對應的參數；M3個存儲器，分別被配置為存儲M3個第三DSP對應的參數，一個存儲器被配置為存儲所述第一移位寄存器對應的第二延時參數，另一個存儲器被配置為存儲所述M1-1個第二位移寄存器對應的第一延時參數。

6.如權利要求5所述的系統，其特征在于，所述系統對應L種工作帶寬，每個所述存儲器內存儲有與所述L種工作帶寬分別對應的L種參數。

7.一種頻率響應屏蔽濾波器生成方法，其特征在于，包括：

獲取系統當前的工作帶寬；

從存儲陣列內讀取與所述當前的工作帶寬對應的目標參數；

將所述目標參數發送給FRM濾波器組件，以生成與所述當前的工作帶寬匹配的FRM濾波器。