[發明專利]堆疊神經形態器件和神經形態計算系統

在審

• 申請號: 202011107915.4
• 申請日: 2020-10-16
• 公開（公告）號: CN112749795A
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 張宰薰;孫弘樂;薛昶圭;柳根榮;尹燦湖;尹弼相
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06N3/04;G06N3/08;G06N20/00
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗

1.一種堆疊神經形態器件，包括：

邏輯裸片，包括控制電路并被配置為與主機通信；和

多個核心裸片，堆疊在所述邏輯裸片上并通過延伸穿過所述多個核心裸片的多個硅通孔TSV連接到所述邏輯裸片，

其中，所述多個核心裸片包括神經形態核心裸片，

所述神經形態核心裸片包括連接到多條行線和多條列線的突觸陣列，

所述突觸陣列包括多個突觸，所述多個突觸被配置為存儲權重并基于所述權重和輸入數據執行計算，所述權重被包括在神經網絡系統的多個層中，并且

所述控制電路被配置為通過所述TSV向所述神經形態核心裸片提供所述權重，并且被配置為控制通過所述神經形態核心裸片的數據傳輸。

2.根據權利要求1所述的堆疊神經形態器件，其中，所述計算包括乘法操作和累加操作，并且

所述多個突觸還被配置為基于所述權重和所述輸入數據執行所述乘法操作，并且被配置為對所述乘法操作的結果執行所述累加操作以提供累加結果。

3.根據權利要求2所述的堆疊神經形態器件，其中，所述神經形態核心裸片還包括數據處理器，所述數據處理器連接到所述突觸陣列并被配置為通過所述TSV向所述控制電路提供所述累加結果。

4.根據權利要求1所述的堆疊神經形態器件，其中，所述計算包括乘法操作，并且

所述多個突觸還被配置為基于所述權重和所述輸入數據執行所述乘法操作。

5.根據權利要求4所述的堆疊神經形態器件，其中，所述神經形態核心裸片還包括數據處理器，所述數據處理器連接到所述突觸陣列并被配置為通過所述TSV向所述控制電路提供所述乘法操作的結果，并且

所述控制電路包括累加器，所述累加器被配置為基于所述乘法操作的所述結果提供累加結果。

6.根據權利要求1所述的堆疊神經形態器件，其中，所述計算包括乘法操作和累加操作，

所述多個突觸還被配置為：

基于所述權重和所述輸入數據并結合所述神經網絡系統執行所述乘法操作，

結合所述神經網絡系統對所述乘法操作的結果執行所述累加操作，以提供累加結果，以及

基于所述輸入數據和所述權重生成多個讀取電流，其中，所述多個讀取電流是從所述乘法操作的所述結果和所述累加結果來確定的，并且

所述神經形態核心裸片包括：

多個電流-電壓轉換器，被配置為將所述多個讀取電流轉換成多個信號電壓；

多個模數轉換器，被配置為將所述多個信號電壓轉換成多個數字信號；

多個加法器，被配置為對所述多個數字信號求和；以及

多個移位寄存器，被配置為基于所述多個加法器的輸出生成輸出數據。

7.根據權利要求1所述的堆疊神經形態器件，其中，所述突觸陣列還包括通過所述行線連接到所述突觸的第一神經元、以及通過所述列線連接到所述突觸的第二神經元，并且

所述突觸陣列中的所述突觸中的每一個包括具有可變電阻值的憶阻器和連接到所述憶阻器的晶體管，其中，所述晶體管被配置為接收至少兩個輸入信號，并且所述憶阻器的所述可變電阻值基于所述晶體管接收的所述至少兩個輸入信號之間的時間差而改變。

8.根據權利要求7所述的堆疊神經形態器件，其中，所述憶阻器的可變電阻值基于由所述至少兩個輸入信號之間的所述時間差引起的電壓改變而改變。

9.根據權利要求7所述的堆疊神經形態器件，其中，所述憶阻器的可變電阻值基于施加到所述晶體管的柵極端子的第一輸入信號與基于施加到所述晶體管的源極端子的膜電壓的第二輸入信號之間的時間差而改變。

10.根據權利要求9所述的堆疊神經形態器件，其中，在所述憶阻器上流動的電流的方向由所述第一輸入信號和所述第二輸入信號之間的時間差引起的電壓差來確定。