[發(fā)明專利]基于多參數旁路分析的集成電路硬件木馬檢測方法有效
| 申請?zhí)枺?/td> | 202011107123.7 | 申請日： | 2020-10-16 |
| 公開（公告）號： | CN112231776B | 公開（公告）日： | 2022-12-02 |
| 發(fā)明（設計）人： | 王泉;黃釗;杜茂繁;劉鴻瑾;李亮;楊鵬飛 | 申請（專利權）人： | 西安電子科技大學 |
| 主分類號： | G06F21/76 | 分類號： | G06F21/76;G06K9/62 |
| 代理公司： | 陜西電子工業(yè)專利中心 61205 | 代理人： | 田文英;王品華 |
| 地址： | 710071*** | 國省代碼： | 陜西;61 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 基于 參數 旁路 分析 集成電路 硬件 木馬 檢測 方法 | ||
1.一種基于多參數旁路分析的集成電路硬件木馬檢測方法，其特征在于，對待測集成電路進行扇區(qū)劃分并構建待測集成電路的多參數旁路特征向量，該方法的具體步驟包括如下：
(1)對集成電路網表進行扇區(qū)劃分：
(1a)選取1個不含木馬的集成電路網表和2個含有木馬的集成電路網表，以集成電路網表的每個主輸出端為起點，并沿該主輸出端與門電路之間的連線進行逆向搜索，到達與該主輸出端對應的主輸入端停止，將搜索到的所有門電路以及它們之間的連線劃分成一個扇區(qū)；
(1b)選取每個扇區(qū)中路徑延時最長的一條路徑作為關鍵路徑；
(2)生成多參數旁路特征向量：
(2a)將進行扇區(qū)劃分后的集成電路網表下載到現場可編程門陣列FPGA中，給每個扇區(qū)的主輸入端施加一高電平信號，將扇區(qū)主輸出端接收到信號的瞬時時間與施加一高電平的瞬時時間差作為扇區(qū)的路徑延時；
(2b)利用最大工作頻率計算公式，計算每個扇區(qū)的最大工作頻率；
(2c)施加測試向量，并利用示波器，測量每個扇區(qū)的動態(tài)電流；
(2d)將每個扇區(qū)的動態(tài)電流與最大工作頻率相比，得到該扇區(qū)的多參數旁路特征值；
(2e)將每個扇區(qū)的多參數旁路特征值組合，得到集成電路的多參數旁路特征向量；
(2f)將不含木馬的集成電路打上標簽“0”，表示安全，將含有木馬的集成電路打上標簽“1”，表示不安全；
(3)得到貝葉斯分類器：
利用機器學習中的貝葉斯分類方法，對所有集成電路的多參數旁路特征向量進行訓練，得到一個訓練后的貝葉斯分類器；
(4)檢測待測集成電路：
(4a)對待測集成電路采用與步驟(1)、步驟(2)相同的方法，得到待測集成電路每個扇區(qū)的多參數旁路特征值；
(4b)將待測集成電路每個扇區(qū)的多參數旁路特征值組合成一個特征向量，特征向量中的每一個特征值對應一個扇區(qū)；
(4c)將特征向量輸入到貝葉斯分類器中，輸出每個集成電路的預測標簽；
(5)對預測標簽進行判定：
如果預測標簽為“0”，則表明該集成電路安全，即待測集成電路不含有木馬，如果標簽為“1”，則表明該集成電路不安全，即該待測集成電路含有木馬，進一步輸出不安全的扇區(qū)。
2.根據權利要求1所述的基于多參數旁路分析的集成電路硬件木馬檢測方法，其特征在于，步驟(2b)中所述的最大工作頻率計算公式如下：
其中，表示第k個扇區(qū)的最大工作頻率，Tcritk表示第k個扇區(qū)的關鍵路徑延時，且Ti表示扇區(qū)中第i個路徑的延遲。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于西安電子科技大學，未經西安電子科技大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202011107123.7/1.html，轉載請聲明來源鉆瓜專利網。
