[發明專利]一種差共模一體式電感器及EMI濾波器

在審

• 申請號: 202011099322.8
• 申請日: 2020-10-14
• 公開（公告）號: CN114360860A
• 公開（公告）日: 2022-04-15
• 發明（設計）人: 林朝福
• 申請（專利權）人: 東莞市宏福星電子有限公司
• 主分類號: H01F27/24
• 分類號: H01F27/24;H01F27/28;H03H7/09
• 代理公司: 廣東世紀專利事務所有限公司 44216
• 代理人: 劉卉

本發明公開了一種差共模一體式電感器及EMI濾波器，涉及差共模一體電感領域，其中差共模一體式電感器包括閉合磁芯，以及在所述閉合磁芯對稱繞制的兩個線圈繞組，其中閉合磁芯包括具有斷開區域的第三導磁體并且斷開區域內設置有填充導磁體，使相比于斷開結構具有更高的漏感電感量，即具備更強的濾除差模干擾信號的能力,并且由于其導磁性能與第三導磁體不同，將可防止差模電感部分的磁芯磁化飽和，使差模干擾噪聲可穩定地濾除。整體上可將一體電感器的差模電感量提升至兩倍以上，并且使共差模電感一體設計于同一電感器上，減少濾波電感的數量，精簡PCB電路，且電感器的結構簡單而制備工序與傳統相當。

技術領域

本發明涉及差共模一體電感領域，具體為在抗磁飽和基礎上有效提高抗差模噪聲的電感量的一種差共模一體式電感器及EMI濾波器。

背景技術

電子設備的EMI（電磁干擾）雜波會竄入電網繼而污染電網，同時電網中的EMI雜波竄入電子設備，也可能會造成工作不穩定，因此對EMI限制成為設備規范。EMI按照波形特征可以分為共模干擾和差模干擾。其中共模干擾是一對傳輸線幅度和相位相近的干擾噪聲信號；而差模干擾是一對傳輸線幅度相近但相位相反的干擾噪聲信號，它與傳輸線的傳輸信號相疊混，一般無法區分。目前，共模電感器是在一個閉合磁芯上分別用漆包線繞制兩個相同的線圈，用其產生的共模電感濾除或抑制電路中的共模噪聲干擾；另外用一個單一線圈的電感器(俗稱差模電感器)來濾除或抑制電路中的差模噪聲干擾。在大多數抗EMI模塊中，只使用共模濾波電感而將差模濾波電感省掉，很難取得很好的濾波效果，而同時兩種電感都使用，又會使濾波電路成本較高，因此共模/差模一體化濾波電感器成為電子設備抗EMI器件應用的趨勢。

現有技術中，共模/差模一體化濾波電感器主要是在閉合的磁芯上繞制兩組線圈以濾除共模噪聲，而在兩組線圈設置開路電感量的差異以濾除差模噪聲。閉合的磁芯可將工作信號所形成的磁通在兩側繞組中抵消，而共模噪聲由于幅值和相位相近，其所形成的磁通將在磁芯中以熱能形式消耗。在一些差共模一體式電感器方案中，將兩繞組的匝數設置得不一致，以便獲得較大的差模電感值，繼而獲得差共模一體化的效果。這些方案容易造成共模電感的磁芯趨向于飽和，當磁芯飽和時噪聲信號無法通過磁化磁芯而消除，使共模電感失去效用。在另外一些差共模一體式電感器方案中，其兩繞組的匝數相同，但通過改變磁芯的結構，使共模閉合的磁通的小部分導向返回到繞組當中，繼而形成漏感，使兩組線圈之間具有差模電感量。實現上述效果的方案中，磁芯結構的改變可以是平行于兩繞組橋接于閉合的磁芯的另外的導磁體，利用該導磁體形成，但直接橋接磁芯容易導致磁飽和。在實現上述效果的另外的方案中，可橋接的導磁體上設置氣隙，利用空氣的導磁性能差，并通過調整氣隙大小來調整電感器漏感的大小，而氣隙的過大會使抗差模噪聲的電感量降低，而氣隙的過低又會使電感器磁芯易于發生磁飽和并失去抗EMI能力。

因此，共模/差模一體化濾波電感器提高抗差模噪聲干擾性能卻會使得磁芯易于飽和而失去抗共模噪聲干擾性能之間具有難以解決的技術矛盾。

發明內容

本發明提供了一種差共模一體式電感器及EMI濾波器，可解決共模/差模一體化濾波電感器提高抗差模噪聲干擾性能卻會使得磁芯易于飽和而失去抗共模噪聲干擾性能之間具有難以解決的技術矛盾，可實現有效提升漏感電感量，繼而提升抗差模噪聲性能，同時不容易產生磁飽和，確保抗EMI噪聲的穩定性。

為了實現上述目的，本發明采用如下的技術方案：

一種差共模一體式電感器，包括閉合磁芯，以及在所述閉合磁芯對稱繞制的兩個線圈繞組；所述閉合磁芯包括分別設于線圈繞組之內的第一導磁體，在兩所述第一導磁體的端部均形成導磁連接的兩個第二導磁體，在兩所述第二導磁體之間形成導磁連接的第三導磁體；所述第三導磁體設置有至少一個斷開區域，所述斷開區域內設置有填充導磁體，所述填充導磁體的所制材質不同于第三導磁體所制材質。

上述差共模一體式電感器，作為優選的，所述填充導磁體的所制材料的導磁率低于所述第三導磁體的導磁率。該方案有益效果在于：填充導磁體一方面提高了第三導磁體的整體導磁率，繼而提高抗差模干擾電感量，另一方面具有穩定的飽和磁化強度。