[發明專利]一種數字視頻圖像融合疊加方法

有效

• 申請號: 202011098015.8
• 申請日: 2020-10-14
• 公開（公告）號: CN112235518B
• 公開（公告）日: 2023-02-03
• 發明（設計）人: 孫文超;劉康
• 申請（專利權）人: 天津津航計算技術研究所
• 主分類號: H04N5/265
• 分類號: H04N5/265;H04N5/45
• 代理公司: 中國兵器工業集團公司專利中心 11011
• 代理人: 辛海明

1.一種數字視頻圖像融合疊加模塊，其特征在于，所述模塊以FPGA為核心，外部配置DDR作為幀緩沖存儲器，所述FPGA包括幀同步控制器和圖像融合控制單元；RGB數字視頻圖像包括疊加層視頻圖像和背景層視頻圖像，按照VESA時序標準接口輸入到FPGA，輸入的疊加層視頻圖像被FPGA整幀存儲到DDR中開辟的幀緩存中，再由所述幀同步控制器中的幀同步控制邏輯以背景層視頻圖像的VESA時序標準，從DDR的幀緩存中讀出存儲的幀數據送到所述圖像融合控制單元；所述背景層視頻圖像由所述幀同步控制器送到所述圖像融合控制單元；接著由所述圖像融合控制單元中的合成邏輯將疊加層和背景層視頻圖像按照合成控制寄存器中的設置融合疊加在一起；

所述疊加層視頻圖像獨立循環寫入4個幀緩存空間，在將所述疊加層視頻圖像寫入幀緩存空間N時，讀控制信號將幀緩存空間N-1或N-2中的幀緩存讀出，當讀信號速率大于2倍寫信號時選取N-2，否則取N-1。

2.如權利要求1所述的數字視頻圖像融合疊加模塊，其特征在于，FPGA還包括視頻幀寫控制邏輯、視頻幀讀控制邏輯，輸入的疊加層視頻圖像以單像素為單位，被FPGA的所述視頻幀寫控制邏輯整幀存儲到DDR中開辟的幀緩存中；再由幀同步控制器中的幀同步控制邏輯以背景層視頻圖像的VESA時序標準，通過所述視頻幀讀控制邏輯從DDR的幀緩存中讀出存儲的幀數據送到圖像融合控制單元。

3.如權利要求1所述的數字視頻圖像融合疊加模塊，其特征在于，背景層視頻圖像位于上層，疊加層視頻圖像位于下層，上層的圖像蓋在下層圖像上，即背景層有色彩的地方會擋住疊加層的視頻圖像，背景層設置為透明色的部分將顯示疊加層視頻圖像。

4.一種數字視頻圖像融合疊加方法，其特征在于，構建了虛擬幀緩存空間，調整疊加層視頻圖像寫入虛擬幀緩存空間位置，固定讀取虛擬幀緩存空間中代表背景層視頻圖像的位置，從而實現疊加層視頻圖像與背景層視頻圖像的相對位置的控制；將背景層視頻圖像時序下讀取的相對位置控制后的疊加層視頻圖像像素數據與背景層視頻圖像圖像像素數據融合疊加；

所述疊加層視頻圖像獨立循環寫入4個幀緩存空間，在將所述疊加層視頻圖像寫入幀緩存空間N時，將幀緩存空間N-1或N-2中的幀緩存讀出，當讀信號速率大于2倍寫信號時選取N-2，否則取N-1。

5.如權利要求4所述的數字視頻圖像融合疊加方法，其特征在于，假設疊加層視頻圖像分辨率為H_f×V_f，背景層視頻圖像分辨率為H_b×V_b；

當H_f≥H_b時：

構建(3×H_f)×(3×V_f)像素大小的虛擬幀緩存空間，虛擬行像素H為3×H_f，虛擬的列像素V為3×V_f，控制疊加層視頻圖像按行連續寫入虛擬幀緩存空間中對應位置，此時寫入的視頻行地址尾首間隔為：(2×H_f)個像素，以背景層視頻圖像時序按行連續讀取虛擬幀緩存空間中心區域像素數據，此時讀取的視頻行地址尾首間隔為：(3×H_f-H_b)個像素；

當H_f≤H_b時：

構建(3×H_b)×(3×V_b)像素大小的虛擬幀緩存空間，虛擬行像素H為3×H_b，虛擬的列像素V為3×V_b，控制疊加層視頻圖像按行連續寫入虛擬幀緩存空間中對應位置，此時寫入的視頻行地址尾首間隔為：(3×H_b–H_f)個像素，以背景層視頻圖像時序按行連續讀取虛擬幀緩存空間中心區域像素數據，此時讀取的視頻行地址首間隔為：(2×H_b)個像素。

6.如權利要求4或5所述的數字視頻圖像融合疊加方法，其特征在于，虛擬幀緩存空間中代表背景層視頻圖像的位置位于虛擬幀緩存空間正中心位置。