[發(fā)明專利]多層單元非易失性存儲(chǔ)器的一種編程方法在審
| 申請(qǐng)?zhí)枺?/td> | 202011095110.2 | 申請(qǐng)日: | 2020-10-18 |
| 公開(kāi)(公告)號(hào): | CN112201293A | 公開(kāi)(公告)日: | 2021-01-08 |
| 發(fā)明(設(shè)計(jì))人: | 耿志遠(yuǎn);陳惕生 | 申請(qǐng)(專利權(quán))人: | 本征信息技術(shù)(上海)有限公司 |
| 主分類號(hào): | G11C16/10 | 分類號(hào): | G11C16/10;G11C16/34 |
| 代理公司: | 暫無(wú)信息 | 代理人: | 暫無(wú)信息 |
| 地址: | 201203 上海市浦*** | 國(guó)省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 多層 單元 非易失性存儲(chǔ)器 一種 編程 方法 | ||
1.多層單元非易失性存儲(chǔ)器的一種編程方法,其特征在于,所述編程方法包括:
通過(guò)編程脈沖步驟改變待編程單元的狀態(tài)模擬信號(hào);
對(duì)每個(gè)待編程單元進(jìn)行校驗(yàn),檢查每個(gè)待編程單元的狀態(tài)是否達(dá)到目標(biāo)狀態(tài);
對(duì)于已經(jīng)達(dá)到目標(biāo)狀態(tài)的待編程單元進(jìn)行完全地編程抑制;
對(duì)于未達(dá)到目標(biāo)狀態(tài)的待編程單元,根據(jù)其目標(biāo)狀態(tài)或者當(dāng)前狀態(tài)及目標(biāo)狀態(tài),進(jìn)行部分地編程抑制或完全地編程抑制,以調(diào)整其有效編程脈沖時(shí)間;
循環(huán)執(zhí)行以上步驟直到所有單元達(dá)到其目標(biāo)狀態(tài)或循環(huán)次數(shù)達(dá)到預(yù)設(shè)上限。
2.根據(jù)權(quán)利要求1所述的編程方法,其特征在于,所述的非易失性存儲(chǔ)器為多層單元NAND閃存。
3.根據(jù)權(quán)利要求2所述的編程方法,其特征在于,所述編程脈沖步驟是指,
將所有待編程單元的位線電壓升高至第一電壓,使得部分或所有待編程單元進(jìn)入編程抑制狀態(tài);
升高待編程單元所在塊的所有柵極電壓至第二電壓;
然后升高待編程單元所在字線的柵極電壓至第三電壓;
對(duì)每個(gè)待編程單元,在延遲第一時(shí)間后,將其位線電壓降低至第四電壓;
在所述第三電壓升高之后延遲第二時(shí)間,編程脈沖步驟結(jié)束,降低各柵極電壓和位線電壓至編程脈沖步驟開(kāi)始前的狀態(tài)。
4.根據(jù)權(quán)利要求3所述的編程方法,其特征在于,所述第一時(shí)間是根據(jù)每個(gè)待編程單元的目標(biāo)狀態(tài)或目標(biāo)狀態(tài)和當(dāng)前狀態(tài)來(lái)確定,同一編程脈沖步驟中目標(biāo)狀態(tài)與初始狀態(tài)或當(dāng)前狀態(tài)差別越大的單元的第一時(shí)間越短。
5.根據(jù)權(quán)利要求4所述的編程方法,其特征在于,一個(gè)編程脈沖步驟中,待編程單元的有效編程脈沖時(shí)間或第二時(shí)間與編程脈沖過(guò)程中編程電壓的持續(xù)時(shí)間的比值與單元的目標(biāo)閾值電壓與初始閾值電壓或擦除狀態(tài)閾值電壓的差近似成正比。
6.根據(jù)權(quán)利要求4所述的編程方法,其特征在于,一個(gè)編程脈沖步驟中,待編程單元的有效編程脈沖時(shí)間或第二時(shí)間與編程脈沖過(guò)程中編程電壓的持續(xù)時(shí)間的比值與單元的目標(biāo)閾值電壓與當(dāng)前閾值電壓的差近似成正比。
7.根據(jù)權(quán)利要求4所述的編程方法,其特征在于,所述編程脈沖步驟的第三電壓隨著循環(huán)次數(shù)的增加可以變化或不變。
8.根據(jù)權(quán)利要求4所述的編程方法,其特征在于,所述編程脈沖步驟的第一時(shí)間隨著循環(huán)次數(shù)的增加可以變化或不變。
9.根據(jù)權(quán)利要求4所述的編程方法,其特征在于,所述編程脈沖步驟的編程電壓的持續(xù)時(shí)間隨著循環(huán)次數(shù)的增加可以變化或不變。
10.根據(jù)權(quán)利要求4所述的編程方法,其特征在于,所述編程脈沖步驟的編程電壓的持續(xù)時(shí)間和第三電壓隨著循環(huán)次數(shù)的增加可以遞減。
11.一種多層單元非易失性存儲(chǔ)器,其特征在于,使用權(quán)利要求1-10中任一項(xiàng)所述的方法。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于本征信息技術(shù)(上海)有限公司,未經(jīng)本征信息技術(shù)(上海)有限公司許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202011095110.2/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 處理器、存儲(chǔ)器、計(jì)算機(jī)系統(tǒng)、系統(tǒng)LSI及其驗(yàn)證方法
- 半導(dǎo)體器件和IC卡
- 安全的非易失性存儲(chǔ)器裝置以及對(duì)其中的數(shù)據(jù)進(jìn)行保護(hù)的方法
- 非易失性存儲(chǔ)器數(shù)據(jù)寫入方法、存儲(chǔ)系統(tǒng)及其控制器
- 對(duì)系統(tǒng)進(jìn)行配置的方法、計(jì)算系統(tǒng)以及物品
- 非易失性存儲(chǔ)器接口
- 對(duì)存儲(chǔ)器設(shè)備中的非易失性存儲(chǔ)器和易失性存儲(chǔ)器進(jìn)行同時(shí)存取的技術(shù)
- 存儲(chǔ)裝置
- 控制非易失性存儲(chǔ)器器件的初始化的方法以及存儲(chǔ)器系統(tǒng)
- 非易失性存儲(chǔ)器的檢測(cè)方法及相關(guān)設(shè)備





