[發明專利]高電壓晶體管結構與其制作方法

在審

• 申請號: 202011094471.5
• 申請日: 2020-10-14
• 公開（公告）號: CN112687684A
• 公開（公告）日: 2021-04-20
• 發明（設計）人: 林孟漢;黃文鐸;才永軒
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

本公開是關于一種高電壓晶體管結構與其制作方法，描述了一種用于形成(i)具有多晶硅柵極電極和氧化硅柵極介電質整合的輸入/輸出(I/O)鰭式場效應晶體管以及(ii)具有金屬柵極電極和高介電常數柵極介電質的非輸入/輸出場效應晶體管的方法。此方法包括在半導體基板的第一區域上沉積氧化硅層以及在半導體基板的第二區域上沉積高介電常數介電層；在氧化硅和高介電常數介電層上沉積多晶硅層；圖案化多晶硅層，以在氧化硅層上形成第一多晶硅柵極電極結構，并在高介電常數介電層上形成第二多晶硅柵極電極結構，其中第一多晶硅柵極電極結構比第二多晶硅柵極電極結構寬并且比氧化硅層窄。此方法還包括用金屬柵極電極結構代替第二多晶硅柵極電極結構。

技術領域

本公開是關于一種晶體管結構與其制作方法。

背景技術

隨著半導體技術的進步，對更高的儲存容量、更快的處理系統、更高的性能以及更低的成本的需求不斷地增加。為了滿足這些需求，半導體工業持續地使半導體裝置(例如，金屬氧化物半導體場效應晶體管(metal oxide semiconductor field effecttransistors,MOSFETs)，包括平面金屬氧化物半導體場效應晶體管和鰭式場效應晶體管(fin field effect transistors,finFETs))的尺寸微縮。這種尺寸微縮增加了半導體制程的復雜性。

發明內容

根據本公開的部分實施例，一種晶體管結構包括形成在半導體基板的第一區域上的第一晶體管，其中此第一晶體管包括柵極介電質、多晶硅柵極電極和第一間隔物結構，多晶硅柵極電極設置在柵極介電質上，其中柵極介電質比多晶硅柵極電極長。第一間隔物結構鄰接多晶硅柵極電極的側壁，使得第一間隔物結構的側壁與柵極介電質的側壁對齊。此晶體管結構還包括形成在半導體基板的第二區域上的第二晶體管，其中第二晶體管比第一晶體管窄并且包括高介電常數柵極介電質、金屬柵極電極和第二間隔物結構。金屬柵極電極設置在高介電常數柵極介電質上并與之對齊，以使金屬柵極電極的側壁與高介電常數柵極介電質的側壁對齊。第二間隔物結構鄰接金屬柵極電極和高介電常數柵極介電質的側壁。

根據本公開的部分實施例，一種晶體管結構的制作方法包括在半導體基板的第一區域上沉積氧化硅層；在半導體基板的第二區域上沉積比氧化硅層薄的高介電常數介電層；在氧化硅層和高介電常數介電層上沉積多晶硅層；對多晶硅層進行圖案化，以在氧化硅層上形成第一多晶硅柵極電極結構，并在高介電常數介電層上形成第二多晶硅柵極電極結構，其中第一多晶硅柵極電極結構比第二多晶硅柵極電極結構寬并且比氧化硅層窄。此方法還包括在第一多晶硅柵極電極結構的側壁上形成第一間隔物，以使第一間隔物的外側壁與氧化硅層的側壁對齊；在第二多晶硅柵極電極結構和高介電常數介電層的側壁上形成第二間隔物；用金屬柵極電極結構代替第二多晶硅柵極電極結構。

根據本公開的部分實施例，一種晶體管結構包括形成在半導體基板的第一區域上的第一晶體管，其中此第一晶體管包括氧化硅柵極介電質、多晶硅柵極電極與第一間隔物結構。多晶硅柵極電極設置在氧化硅柵極介電質上，并且此多晶硅柵極電極的側壁邊緣與氧化硅柵極介電質的側壁邊緣不對齊。第一間隔物結構的內側壁鄰接多晶硅柵極電極的側壁邊緣。此晶體管結構還包括形成在半導體基板的第二區域上的第二晶體管，其中第二晶體管比第一晶體管窄并且包括高介電常數柵極介電質、金屬柵極電極和第二間隔物結構。金屬柵極電極設置在高介電常數柵極介電質上，以使金屬柵極電極的側壁邊緣與高介電常數柵極介電質的側壁邊緣對齊。第二間隔物結構鄰接金屬柵極電極和高介電常數柵極介電質的側壁邊緣。

附圖說明

當結合附圖閱讀時，根據以下詳細描述可以最好地理解本公開的各方面。應理解，根據行業中的慣例，各種特征未按比例繪制。實際上，為了清楚起見，各種特征的尺寸可以任意地增加或減小。

圖1是根據部分實施例的具有多晶硅柵極電極和氧化硅柵極介電質的輸入/輸出平面場效應晶體管(field effect transistor,FET)結構的等角視圖；