[發(fā)明專利]數(shù)字雷達(dá)TR組件FPGA程序批量升級方法及系統(tǒng)

在審

• 申請?zhí)枺?/td>: 202011093845.1
• 申請日: 2020-10-14
• 公開（公告）號: CN112241281A
• 公開（公告）日: 2021-01-19
• 發(fā)明（設(shè)計）人: 楊見;劉永剛;陳偉
• 申請（專利權(quán)）人: 四川九洲空管科技有限責(zé)任公司
• 主分類號: G06F8/65
• 分類號: G06F8/65
• 代理公司: 成都九鼎天元知識產(chǎn)權(quán)代理有限公司 51214
• 代理人: 賈年龍

本發(fā)明公開了一種數(shù)字雷達(dá)TR組件FPGA程序批量升級方法及系統(tǒng)，包括步驟：S1，建立數(shù)字雷達(dá)TR組件FPGA程序批量升級系統(tǒng)，該系統(tǒng)包括信號處理分機(jī)和維護(hù)計算機(jī)，信號處理分機(jī)與數(shù)字雷達(dá)TR組件通信連接，且信號處理分機(jī)與維護(hù)計算機(jī)通信連接；在信號處理分機(jī)中設(shè)有波束形成模塊，波束形成模塊由PowerPC模塊和FPGA模塊連接組成；PowerPC模塊與維護(hù)計算機(jī)連接通信等；本發(fā)明可以實現(xiàn)所有程序同時批量升級，最快時全部升級完成的時間與升級單個程序所需時間一樣，維護(hù)人員不再需要靠近天線，通過網(wǎng)線就可完成全部升級工作，同時能夠?qū)崿F(xiàn)對所有程序狀態(tài)進(jìn)行管理等。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)字雷達(dá)TR組件程序升級領(lǐng)域，更為具體的，涉及一種數(shù)字雷達(dá)TR組件FPGA程序批量升級方法及系統(tǒng)。

背景技術(shù)

Xilinx FPGA提供了多種配置方式，包括主串、從串、主并、從并等模式，主串與主并需要提前將配置文件存入FLASH，F(xiàn)PGA上電之后再自動進(jìn)行配置；而從串及從并模式需要外部控制器介入，受硬件設(shè)計限制，并不適用于所有FPGA應(yīng)用場景。JTAG接口允許用戶通過菊花鏈的方式將多個FPGA掛載到一個配置鏈路上，適合一個印制板內(nèi)或者一個分機(jī)內(nèi)多個FPGA的組合，即使如此，每個FPGA的程序升級也只能一個一個依次實施。

而采用相控陣技術(shù)的雷達(dá)系統(tǒng)，數(shù)字TR組件靠近天線陣面，由于組件數(shù)量較多，不可能將所有組件搭載的FPGA全部掛在同一個JTAG鏈上進(jìn)行管理，其次，依次升級工作量大，效率低下。

數(shù)字雷達(dá)數(shù)字TR組件隨著天線口徑的大小而數(shù)量有較大變化，如一個3072個陣子的陣面，需要約196個TR組件才能完成收發(fā)處理，所有程序依次升級需要耗費大量的時間。同時天線架設(shè)高度及設(shè)備工作狀態(tài)就限制了TR組件內(nèi)部FPGA程序升級的手段。TR組件內(nèi)FPGA程序若要升級，要么是維護(hù)人員在設(shè)備停機(jī)的狀態(tài)下，將仿真器接入FPGA進(jìn)行在線升級，人員安全得不到保障，要么是將所有TR組件拆卸到地面單板供電完成升級，維護(hù)工作開展起來極為繁瑣。

現(xiàn)有技術(shù)存在的問題包括：

1、數(shù)字雷達(dá)數(shù)字TR組件數(shù)量較多，常規(guī)的逐個升級方式效率低下；

2、不具備遠(yuǎn)程升級的能力；

3、所有組件FPGA程序狀態(tài)系統(tǒng)管理能力。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的不足，提供一種數(shù)字雷達(dá)TR組件FPGA程序批量升級方法及系統(tǒng)，可以實現(xiàn)所有程序同時升級，最快時全部升級完成的時間與升級單個程序所需時間一樣；維護(hù)人員不再需要靠近天線，通過網(wǎng)線就可完成全部升級工作，同時能對所有程序狀態(tài)進(jìn)行管理等。

本發(fā)明的目的是通過以下方案實現(xiàn)的：

一種數(shù)字雷達(dá)TR組件FPGA程序批量升級方法，包括步驟：

S1，建立數(shù)字雷達(dá)TR組件FPGA程序批量升級系統(tǒng)，該系統(tǒng)包括信號處理分機(jī)和維護(hù)計算機(jī)，信號處理分機(jī)與數(shù)字雷達(dá)TR組件通信連接，且信號處理分機(jī)與維護(hù)計算機(jī)通信連接；在信號處理分機(jī)中設(shè)有波束形成模塊，所波束形成模塊由PowerPC模塊和FPGA模塊連接組成；所述PowerPC模塊與維護(hù)計算機(jī)連接通信，波束形成模塊與FPGA連接通信，F(xiàn)PGA模塊與所有待升級TR組件連接通信；

S2，先進(jìn)行通信網(wǎng)絡(luò)鏈路狀態(tài)檢查，然后讀取指定TR組件FLASH存儲的FPGA程序，并擦除指定TR組件FLASH存儲的FPGA程序；

S3，批量升級全部待升級TR組件內(nèi)FLASH存儲的FPGA程序。

進(jìn)一步地，在步驟S1中，在PowerPC模塊中設(shè)有系統(tǒng)功能代碼之外的FPGA程序升級代碼模塊，僅用于維護(hù)計算機(jī)與FPGA模塊之間所有數(shù)據(jù)轉(zhuǎn)發(fā)，不對數(shù)據(jù)本身及指令進(jìn)行處理。