[發明專利]基于PowerPC的FPGA程序便捷升級方法及系統

在審

• 申請號: 202011093825.4
• 申請日: 2020-10-14
• 公開（公告）號: CN112256312A
• 公開（公告）日: 2021-01-22
• 發明（設計）人: 楊見;周鑫;劉永剛;郭小杰
• 申請（專利權）人: 四川九洲空管科技有限責任公司
• 主分類號: G06F8/654
• 分類號: G06F8/654
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 賈年龍

本發明公開了一種基于PowerPC的FPGA程序便捷升級方法及系統，包括步驟：S1，建立基于PowerPC的FPGA程序便捷升級系統，該系統包括維護計算機、PowerPC模塊、FPGA模塊和Flash模塊；PowerPC模塊通過以太網與維護計算機通信，PowerPC模塊通過LocalBUS總線與FPGA模塊通信，FPGA模塊通過配置接口與FLASH模塊通信等；本發明解決背景中提出的問題，無需要再使用Xilinx公司的仿真器，信號傳輸抗干擾能力強，普通維護人員無需專業知識即可完成FPGA程序升級的工作。

技術領域

本發明涉及FPGA程序升級領域，更為具體的，涉及一種基于PowerPC的FPGA程序便捷升級方法及系統。

背景技術

Xilinx的FPGA是基于SRAM工藝的，是易失的，是器件在掉電后將會丟失配置。FPGA通常使用一個外部的如PROM的存儲器件存儲配置程序，從而在生產場合下防止電源掉電后丟失配置數據。

用不同的方法配置Xilinx的FPGA，有助于滿足系統設計人員的不同需要。常規的做法是由ISE設計套件中的impact軟件或Vivado軟件將工程編譯后生成的目標文件轉換為存儲PROM所需的配置文件格式，再通過impact將其燒寫到PROM中，設備上電后FPGA根據配置模式從PROM中將配置文件取出并運行。

Xilinx FPGA配置模式包括基于SPI接口的主串、從串模式，以及基于BPI接口主并、從并模式。主動模式需要將配置程序提前燒寫至存儲PROM器件中，從模式則需要外掛控制器實現FPGA的上電配置。

相比而言，主動模式硬件電路簡單，在大多數的應用中都采用這種方式。但是在對FPGA程序進行升級時，維護電腦需要安裝相應的軟件環境，需要使用Xilinx提供的仿真器件，同時JTAG接口具有一定的局限性，比如信號抗干擾問題，遠程驅動問題等。而在某些特殊環境下，FPGA程序升級工作需要一種新的方式，脫離Xilinx的仿真器，信號傳輸不受干擾或抗干擾能力較強，普通維護人員無需專業知識即可完成FPGA程序升級的工作。

現有技術存在如下缺點：

1、升級維護工作嚴重依賴于廠商的仿真器；

2、電磁環境復雜的情況下，存在一定概率程序升級失敗的可能；

3、設備不同分機安裝環境不同，維護人員需要在不同的裝機環境下依次完成程序升級工作，個別場所不適于人員停留，存在安全隱患；

4、工作效率低下。

發明內容

本發明的目的在于克服現有技術的不足，提供一種基于PowerPC的FPGA程序便捷升級方法及系統，解決背景中提出的問題，無需要再使用Xilinx公司的仿真器，信號傳輸抗干擾能力強，普通維護人員無需專業知識即可完成FPGA程序升級的工作。

本發明的目的是通過以下方案實現的：

一種基于PowerPC的FPGA程序便捷升級方法，包括步驟：

S1，建立基于PowerPC的FPGA程序便捷升級系統，該系統包括維護計算機、PowerPC模塊、FPGA模塊和Flash模塊；PowerPC模塊通過以太網與維護計算機通信，PowerPC模塊通過LocalBUS總線與FPGA模塊通信，FPGA模塊通過配置接口與FLASH模塊通信；

S2，鏈路檢測，通過FPGA模塊產生回傳信息給PowerPC模塊，由PowerPC模塊轉發回傳至維護計算機，在維護計算機中通過結合時間門限判斷和超市檢測次數判斷來判斷鏈路是否正常，如正常則進入下一步，否則報鏈路故障；