[發明專利]一種適用于1-28Gbps SerDes的寬速率高線性度相位插值器

在審

• 申請號: 202011090340.X
• 申請日: 2020-10-13
• 公開（公告）號: CN112332817A
• 公開（公告）日: 2021-02-05
• 發明（設計）人: 呂方旭;郭凱樂;王和明;馮剛;賴明澈;龐征斌;武宇軒;吳苗苗;劉濤;陸德超
• 申請（專利權）人: 中國人民解放軍空軍工程大學
• 主分類號: H03K5/13
• 分類號: H03K5/13
• 代理公司: 西安智大知識產權代理事務所 61215
• 代理人: 段俊濤

一種適用于1?28Gbps SerDes的寬速率高線性度相位插值器，包括設置于輸入端以增強時鐘信號驅動能力的緩沖器，其特征在于，在所述緩沖器的輸出端設置并聯的數字控制電容陣列，構成低通濾波器，將所述緩沖器的主極點頻率控制在輸入信號的頻率點上，進而保證輸入頻率單一，本發明還提供了基于所述相位插值器的時鐘數據恢復電路。與現有技術相比，本發明通過對緩沖器進行戴維寧等效，精確計算出不同頻點對應的電容值，并在電路中實現，使得在輸入數據信號在1?28Gb/s范圍內，輸出時鐘相位與輸入控制碼之間的線性度呈近似直線關系，有效減小了時鐘數據恢復電路的確定性抖動。

技術領域

本發明屬于電路設計和數據傳輸技術領域，涉及相位插值器，特別涉及一種適用于1-28Gbps SerDes的寬速率高線性度相位插值器。

背景技術

在高速串行接口接收機中，時鐘恢復電路的主要任務是從輸入帶有幅度噪聲和相位噪聲的數據中提取時鐘信息，然后對數據進行重定時；而且還要能夠追蹤輸入數據中引入的低頻相位抖動。相位插值器的主要任務是根據時鐘數據恢復電路中相位追蹤控制邏輯電路的判斷來調整采樣時鐘的相位，使得時鐘信號始終在數據信號的正中間進行采樣，以保證數據的精確采樣。

圖1給出基于相位插值器的時鐘數據恢復電路的系統框圖。該時鐘數據恢復電路采用1/4速率架構，主要包括相位插值器、采樣器和相位追蹤控制邏輯電路。為了降低系統功耗，該相位插值器在相位追蹤控制邏輯電路采用CMOS數字電路實現。工作過程如下：8個時域交織采樣器，利用相位插值器產生的8相1/4速率時鐘，對輸入的高速數據進行采樣。時鐘與數據的超前/滯后/保持信息經過相位追蹤控制邏輯電路處理后，最終生成2位控制象限的格雷碼IG、QG和16位控制相位的溫度碼Bit[1:16]，相應調整相位插值器的相位，使得時鐘信號始終在數據信號的正中間進行采樣，保證數據的精確采樣。

圖2為圖1虛線框內相位插值器內的緩沖器。為了增強時鐘信號的驅動能力，需要在相位插值器的輸入端加入緩沖器。由于緩沖器中RD1、RD2的阻值比M2、M3的大信號電阻大很多，所以大信號下，輸出波形必然是上升慢，下降快，其波形的傅里葉變換必然會包含工作頻率的倍頻頻譜。而相位插值器的理論是在頻率單一的正弦波基礎上得出的，因此倍頻頻率的摻入必定惡化相位插值器的線性度，增加其確定性抖動。此外，該緩沖器只適合工作在固定頻率的時鐘數據恢復電路中。

發明內容

為了克服上述現有技術的缺點，本發明的目的在于提供一種適用于1-28GbpsSerDes的寬速率高線性度相位插值器，使得輸出時鐘相位與輸入控制碼成線性關系，從而減小時鐘數據恢復電流的確定性抖動；并且能夠使相位插值器適用于寬速率工作環境。

為了實現上述目的，本發明采用的技術方案是：

一種適用于1-28Gbps SerDes的寬速率高線性度相位插值器，包括設置于輸入端以增強時鐘信號驅動能力的緩沖器，其特征在于，在所述緩沖器的輸出端設置并聯的數字控制電容陣列，構成低通濾波器，將所述緩沖器的主極點頻率控制在輸入信號的頻率點上，進而保證輸入頻率單一。

優選地，所述緩沖器包括MOS管M₁、M₂和M₃，M₁和M₂的G極分別接兩路輸入信號V_in1和V_in2，M₁的D極接輸出信號V_out1，M₂的D極接輸出信號V_out2，V_out1通過電阻R_D1接V_DD，V_out2通過電阻R_D2接V_DD，M₁的S極、M₂的S極與M₃的D極連接，M₃的S極接地，所述數字控制電容陣列的每一路由串聯的電容和控制開關組成。