[發明專利]一種導電細絲型憶阻器及制備方法與存儲模式的調控方法

在審

• 申請號: 202011088579.3
• 申請日: 2020-10-13
• 公開（公告）號: CN112382721A
• 公開（公告）日: 2021-02-19
• 發明（設計）人: 周曄;韓素婷;王俊杰;呂子玉
• 申請（專利權）人: 深圳大學
• 主分類號: H01L45/00
• 分類號: H01L45/00;B82Y40/00;B82Y10/00
• 代理公司: 深圳市君勝知識產權代理事務所(普通合伙) 44268
• 代理人: 朱陽波

本發明公開了一種導電細絲型憶阻器及制備方法與存儲模式的調控方法。所述導電細絲型憶阻器包括：底電極、形成在所述底電極上的核殼量子點層、形成在所述核殼量子點層上的頂電極。本發明所述導電細絲型憶阻器將核殼量子點層作為憶阻器的介質層，利用核殼量子點光響應性實現了光調控憶阻器在易失性存儲模式與非易失性存儲模式之間的切換，具有可遠程操控、非損害、簡易等優勢。

技術領域

本發明涉及電子信息技術領域，尤其涉及一種導電細絲型憶阻器及制備方法與存儲模式的調控方法。

背景技術

大數據時代的來臨對現代計算機信息處理技術提出了更高的要求，而由于馮諾依曼瓶頸和摩爾定律的失效，傳統架構的數字計算機的發展陷入了困境。一種革新的策略就是應用類腦的存儲計算一體化模式，即存儲與運算操作位于同一單元。二端憶阻器就是完美契合這種類腦計算架構的存儲器單元。

相比于傳統的硅基快速存儲器，憶阻器有著易微縮化、低成本、結構簡單、操作速度快等優勢。憶阻器采用三明治結構，即金屬-介質層-金屬，外加的電源刺激可以驅動介質層的離子移動然后實現材料結構變化，從而導致器件的阻值變化。憶阻器中離子的運動恰好模擬了生物突觸的功能，而可控的電阻值能表示出突觸的權重。基于憶阻器的硬件神經網絡電路具有高度的運算并行性，人們認為這將能應用于未來的片上運算存儲、存儲計算一體化、生物模擬計算等領域。

對憶阻器的研究在未來電子信息領域的發展有著至關重要的作用。根據存儲器件所記錄數據是否會丟失可分為非易失性存儲器和易失性存儲器。非易失性存儲器是指在撤銷外加電源后，所記錄的電阻值不會發生改變；而易失性存儲器則是指器件所記錄的數據會隨著外加電源的撤走而丟失。一般而言，憶阻器中離子運動會形成連接兩個電極的導電細絲，導電細絲的數量、形狀、大小決定了器件的電導值；非易失性憶阻器中的導電細絲在電源撤走后能穩定存在，而易失性憶阻器的導電細絲在撤銷電源后由于表面能最小化、空間斥力等因素而自發擴散溶解。迄今，國際上很多研究團隊已經將非易失性憶阻器應用于構建邏輯門電路、振蕩器、硬件神經網絡電路，而易失性憶阻器則被應用于構建高亞閾值斜率晶體管、交叉結構陣列中的選擇器、真隨機數產生電路以及生物神經元電路。不同的存儲模式決定于特定的材料體系，能夠在單個憶阻器中實現穩定可控的易失性與非易失性存儲模式切換是人們一直積極探索的研究目標，這種多功能型憶阻器件是創新電路開發必不可少的單元。

目前，已經有許多報道過的方法可以實現單個器件實現兩種模式的并存，如摻雜、改變退火或電壓掃描條件以及施加不同的限制電流的方法。其中，在電學掃描過程中施加不同限制電流是最常見的實現方法。當施加較小的限制電流時，憶阻器中形成的導電細絲偏細且數量較小，在電源撤走后會細絲會自發斷裂，電導恢復到初始狀態；當施加較大的限制電流時，憶阻器中允許生長的導電細絲會更粗更多，即使在電源撤走后細絲也能穩定存在。但由于該種模式調控手段要在電路中切換設定的限制電流，這會使得電路設計過程中要添加額外的調整模塊，甚至會影響后端電路的信號。上述的其他調控手段會對憶阻器本身的材料體系造成不可逆的影響進而影響了器件的壽命。因此，如何簡易無損調控器件的存儲模式成為了制備多功能憶阻器的重點問題。

因此，現有技術還有待于改進和發展。

發明內容

鑒于上述現有技術的不足，本發明的目的在于提供一種導電細絲型憶阻器及制備方法與存儲模式的調控方法，旨在解決現有憶阻器需要添加額外的調整模塊導致后端電路的信號受到影響的問題。

一種導電細絲型憶阻器，其中，包括：

底電極、形成在所述底電極上的核殼量子點層、形成在所述核殼量子點層上的頂電極。

所述的導電細絲型憶阻器，其中，所述底電極包括多個條形底電極，所述頂電極包括多個條形頂電極；

所述多個條形底電極橫向平行排列在所述核殼量子點層下側面，所述多個條形頂電極縱向平行排列在所述核殼量子點層上側面。