[發明專利]一種金屬互連結構的形成方法

在審

• 申請號: 202011086874.5
• 申請日: 2020-10-12
• 公開（公告）號: CN112201619A
• 公開（公告）日: 2021-01-08
• 發明（設計）人: 張國偉;吳佳特;李武祥
• 申請（專利權）人: 合肥晶合集成電路股份有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 曹廷廷

1.一種金屬互連結構的形成方法，其特征在于，包括以下步驟：

步驟S10：提供一半導體襯底，在所述半導體襯底上形成一氮碳硅層；

步驟S20：依次刻蝕所述氮碳硅層和所述半導體襯底，以形成多個第一通孔，并在所述第一通孔中填充金屬鎢，所述金屬鎢還覆蓋所述氮碳硅層；

步驟S30：對所述金屬鎢執行第一次研磨工藝，并暴露出所述氮碳硅層；

步驟S40：對所述氮碳硅層執行第二次研磨工藝，并暴露出所述半導體襯底，所述第一通孔中的所述金屬鎢的高度高出所述半導體襯底的表面，以形成鎢插塞；

步驟S50：在所述半導體襯底上形成低介電層，所述低介電層覆蓋所述鎢插塞；

步驟S60：在所述低介電層中形成第二通孔，并在所述第二通孔中填充金屬材料，所述金屬材料覆蓋所述低介電層，再對所述金屬材料執行第三次研磨工藝，以形成金屬層，從而形成金屬互連結構。

2.如權利要求1所述的形成方法，其特征在于，

采用化學機械拋光對所述金屬鎢執行第一次研磨工藝，并暴露出所述氮碳硅層；

采用化學機械拋光對所述氮碳硅層執行第二次研磨工藝，并暴露出所述半導體襯底，所述第一通孔中的所述金屬鎢的高度高出所述半導體襯底的表面，以形成鎢插塞；

采用化學機械拋光對所述低介電層上的金屬材料執行第三次研磨工藝。

3.如權利要求2所述的形成方法，其特征在于，所述第一次研磨工藝的磨料包括硅膠和過氧化氫。

4.如權利要求3所述的形成方法，其特征在于，所述第一次研磨工藝的拋光速率為大于研磨頭壓力大于2psi，研磨液流量大于220ml/min，研磨盤轉速大于100min^-1，研磨頭轉速大于100min^-1。

5.如權利要求4所述的形成方法，其特征在于，所述第二次研磨工藝的磨料是含硅膠顆粒的堿性氫氧化鉀溶液，且堿性氫氧化鉀溶液的pH值在10～11附近。

6.如權利要求5所述的形成方法，其特征在于，所述第二次研磨工藝的拋光速率為大于研磨頭壓力小于3psi，研磨液流量小于220ml/min，研磨盤轉速小于100min^-1，研磨頭轉速小于100min^-1。。

7.如權利要求6所述的形成方法，其特征在于，所述第三次研磨工藝的磨料是氧化鋁粉末和pH值在7～12.5的水溶液；或者是NH₄OH和氧化鋁化合物。

8.如權利要求1～7中任一項所述的形成方法，其特征在于，在所述半導體襯底和所述氮碳硅層之間還依次形成有硅鎳層、氮化硅層和層間介質層；所述氮碳硅層上還形成有氧化物層。

9.如權利要求8所述的形成方法，其特征在于，步驟S20包括：

在所述氧化物層上形成第一掩模層；

圖形化處理所述第一掩模層，以暴露出后續形成第一通孔的區域的所述氧化物層；

以圖形化的第一掩模層為掩模，依次刻蝕所述氧化物層、氮碳硅層、層間介質層、氮化硅層，并刻蝕停止在所述硅鎳層中，以形成第一通孔；

去除所述第一掩模層；

在所述第一通孔中填充金屬鎢，所述金屬鎢還覆蓋所述第一通孔上方的氧化物層。

10.如權利要求8所述的形成方法，其特征在于，步驟S60包括：

在所述低介電層上形成第二掩模層；

圖形化處理所述第二掩模層，以暴露出后續形成第二通孔的區域的所述低介電層；

以圖形化的第二掩模層為掩模，刻蝕所述低介電層，并暴露出所述鎢插塞的表面；

在所述第二通孔中沉積一阻擋層，所述阻擋層覆蓋所述第二通孔上的低介電層；

在所述阻擋層上形成金屬材料，所述金屬材料填充所述第二通孔；

執行第三次研磨工藝，以平坦化處理所述金屬材料和所述阻擋層，并形成所述金屬層。