[發(fā)明專利]QLC NAND的編碼方法與編碼裝置

在審

• 申請?zhí)枺?/td>: 202011085907.4
• 申請日: 2020-10-12
• 公開（公告）號: CN112214172A
• 公開（公告）日: 2021-01-12
• 發(fā)明（設(shè)計）人: 陳磊;邢冀鵬;吳彬
• 申請（專利權(quán)）人: 北京澤石科技有限公司;澤石科技（武漢）有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06
• 代理公司: 北京康信知識產(chǎn)權(quán)代理有限責(zé)任公司 11240
• 代理人: 霍文娟

1.一種QLC NAND的編碼方法，其特征在于，QLC NAND包括字線和多個編解碼單元，所述字線包括多個頁，多個所述頁包括低位頁、中間位頁、高位頁和最高位頁，所述編碼方法包括：

將各所述編解碼單元拆分為四個部分，分別為第一編解碼單元、第二編解碼單元、第三編解碼單元和第四編解碼單元；

將所述第一編解碼單元分布在所述低位頁中，將所述第二編解碼單元分布在所述中間位頁中，將所述第三編解碼單元分布在所述高位頁中，將所述第四編解碼單元分布在所述最高位頁中。

2.根據(jù)權(quán)利要求1所述的QLC NAND的編碼方法，其特征在于，將各所述編解碼單元拆分為四個部分，包括：

將各所述編解碼單元平均拆分為四個所述部分。

3.根據(jù)權(quán)利要求1所述的QLC NAND的編碼方法，其特征在于，所述QLC NAND還包括多個差錯檢測和修正單元，所述差錯檢測和修正單元的數(shù)量與所述編解碼單元的數(shù)量相等，所述編碼方法還包括：

將多個所述差錯檢測和修正單元依次分布在各所述第四編解碼單元之前，或者，將多個所述差錯檢測和修正單元依次分布在各所述第四編解碼單元之后。

4.根據(jù)權(quán)利要求1所述的QLC NAND的編碼方法，其特征在于，所述QLC NAND還包括多個差錯檢測和修正單元，所述差錯檢測和修正單元的數(shù)量與所述編解碼單元的數(shù)量相等，所述編碼方法還包括：

將各所述差錯檢測和修正單元拆分為四個部分，分別為第一差錯檢測和修正單元、第二差錯檢測和修正單元、第三差錯檢測和修正單元和第四差錯檢測和修正單元；

將所述第一差錯檢測和修正單元分布在所述第一編解碼單元之后，將所述第二差錯檢測和修正單元分布在所述第二編解碼單元之后，將所述第三差錯檢測和修正單元分布在所述第三編解碼單元之后，將所述第四差錯檢測和修正單元分布在所述第四編解碼單元之后。

5.根據(jù)權(quán)利要求4所述的QLC NAND的編碼方法，其特征在于，將各所述差錯檢測和修正單元拆分為四個部分，包括：

將各所述差錯檢測和修正單元平均拆分為四個所述部分。

6.一種QLC NAND的編碼裝置，其特征在于，QLC NAND包括字線和多個編解碼單元，所述字線包括多個頁，所述頁分別為低位頁、中間位頁、高位頁和最高位頁，所述編碼裝置包括：

拆分單元，用于將各所述編解碼單元拆分為四個部分，分別為第一編解碼單元、第二編解碼單元、第三編解碼單元和第四編解碼單元；

分布單元，用于將所述第一編解碼單元分布在所述低位頁中，將所述第二編解碼單元分布在所述中間位頁中，將所述第三編解碼單元分布在所述高位頁中，將所述第四編解碼單元分布在所述最高位頁中。

7.根據(jù)權(quán)利要求6所述的編碼裝置，其特征在于，所述拆分單元還用于將各所述編解碼單元平均拆分為四個部分。

8.一種計算機可讀存儲介質(zhì)，其特征在于，所述計算機可讀存儲介質(zhì)包括存儲的程序，其中，在所述程序運行時控制所述計算機可讀存儲介質(zhì)所在設(shè)備執(zhí)行權(quán)利要求1至5中任意一項所述的QLC NAND的編碼方法。

9.一種處理器，其特征在于，所述處理器用于運行程序，其中，所述程序運行時執(zhí)行權(quán)利要求1至5中任意一項所述的QLC NAND的編碼方法。

10.一種存儲系統(tǒng)，其特征在于，包括：

QLC NAND；

編碼裝置，與所述QLC NAND通信連接，所述編碼裝置用于執(zhí)行權(quán)利要求1至5任一項所述的方法。