[發明專利]NMOS器件的N型功函數層及其形成方法及MOSFET結構

有效

• 申請號: 202011084286.8
• 申請日: 2020-10-12
• 公開（公告）號: CN112259449B
• 公開（公告）日: 2022-08-09
• 發明（設計）人: 鮑宇;徐建華
• 申請（專利權）人: 上海華力集成電路制造有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L21/285;H01L21/8238;H01L29/423;H01L29/49
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 張彥敏

1.一種高介電金屬柵極MOSFET結構的形成方法，其特征在于，包括：

S1：提供半導體襯底，半導體襯底包括NMOS形成區域和PMOS形成區域，采用偽多晶硅柵的工藝方法在半導體襯底上完成金屬柵之前的工藝，而在半導體襯底的NMOS形成區域的表面形成NMOS的多晶硅柵極結構，在半導體襯底的PMOS形成區域的表面形成PMOS的多晶硅柵極結構，多晶硅柵極結構之間填充有層間介質層，其中各多晶硅柵極結構包括依次疊加的界面層、高介電常數層和底部阻擋層構成的柵介質層，形成于柵介質層之上的多晶硅柵；

S2：去除多晶硅柵，形成第一功函數層，所述第一功函數層覆蓋在各所述多晶硅柵去除區域的側面和底部表面并延伸到所述多晶硅柵去除區域之外，并去除部分的所述第一功函數層，保留位于PMOS的多晶硅柵去除區域的第一功函數層，而由第一功函數層形成PMOS的P型功函數層；

S3：用低溫PVD工藝沉積第一層TiAl層；

S4：進行高溫退火工藝；

S5：用高溫PVD工藝沉積第二層TiAl層，第二層TiAl層構成TiAl的主體層，并由經高溫退火工藝后的第一層TiAl層和第二層TiAl層構成NMOS和PMOS區域的N型功函數層；以及

S6：在NMOS的N型功函數層上疊加形成頂部阻擋層，并同時在PMOS的N型功函數層上疊加形成頂部阻擋層，形成金屬層，金屬層將多晶硅柵去除區域完全填充，并進行平坦化，形成NMOS的金屬柵和PMOS的金屬柵；

其中，S3中低溫PVD工藝的溫度范圍0℃～100℃；S4中高溫退火工藝的溫度范圍100℃～400℃；S5中高溫PVD工藝的溫度范圍200℃～400℃。

2.如權利要求1所述的高介電金屬柵極MOSFET結構的形成方法，其中：低溫PVD工藝中Ti：Al原子比大于高溫PVD工藝中Ti：Al原子比。

3.如權利要求1所述的高介電金屬柵極MOSFET結構的形成方法，其中：低溫PVD工藝和高溫PVD工藝的溫度是固定或漸變的。

4.一種NMOS器件的N型功函數層形成方法，其特征在于，包括：

S1：提供半導體襯底，半導體襯底包括NMOS形成區域，采用偽多晶硅柵的工藝方法在半導體襯底上完成金屬柵之前的工藝，而在半導體襯底的NMOS形成區域的表面形成NMOS的多晶硅柵極結構，并去除多晶硅柵，形成凹槽；

S2：用低溫PVD工藝在凹槽的底部和側壁沉積第一層TiAl層；

S3：進行高溫退火工藝；以及

S4：用高溫PVD工藝沉積第二層TiAl層，第二層TiAl層構成TiAl的主體層，并由經高溫退火工藝后的第一層TiAl層和第二層TiAl層構成NMOS和PMOS區域的N型功函數層；

其中，S2中低溫PVD工藝的溫度范圍0℃～100℃；S3中高溫退火工藝的溫度范圍100℃～400℃；S4中高溫PVD工藝的溫度范圍200℃～400℃。

5.如權利要求4所述的NMOS器件的N型功函數層形成方法，其中：低溫PVD工藝中Ti：Al原子比大于高溫PVD工藝中Ti：Al原子比。

6.一種NMOS器件的N型功函數層，其特征在于，包括：形成于用于形成金屬柵極的凹槽的底部和側壁的第一層TiAl層以及形成于第一層TiAl層上的第二層TiAl層，其中形成第一層TiAl層的PVD工藝的溫度低于形成第二層TiAl層的PVD工藝的溫度，第一層TiAl層的PVD工藝的溫度范圍0℃～100℃，第二層TiAl層的PVD工藝的溫度范圍200℃～400℃，第一層TiAl層的厚度小于第二層TiAl層的厚度，第一層TiAl層的PVD工藝中Ti：Al原子比大于第二層TiAl層的PVD工藝中Ti：Al原子比。