[發明專利]一種路徑確定方法、裝置及終端設備

在審

• 申請號: 202011079456.3
• 申請日: 2020-10-10
• 公開（公告）號: CN114330219A
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 劉君
• 申請（專利權）人: OPPO廣東移動通信有限公司
• 主分類號: G06F30/396
• 分類號: G06F30/396;G06F30/398;G06F117/04
• 代理公司: 廣州德科知識產權代理有限公司 44381
• 代理人: 萬振雄;楊中強

本發明實施例公開了一種路徑確定方法、裝置及終端設備，可以確定出ICG到寄存器之間的某些路徑存在高功耗風險，從而可以在長時鐘樹之前提前調整設計策略以優化芯片設計。包括：確定第一集成時鐘門ICG到第一ICG驅動的M個寄存器的M條路徑；確定M條路徑的距離值；根據M條路徑的距離值，從M條路徑中確定出N條高功耗風險路徑，其中，M大于或等于2，N小于或等于M。

技術領域

本發明涉及音頻技術領域，尤其涉及一種路徑確定方法、裝置及終端設備。

背景技術

目前可以在寄存器的時鐘輸入之前加上集成時鐘門(integrated clock gate，ICG)，通過這樣的方法可以讓寄存器在不需要翻轉的時候沒有時鐘，從而可以讓芯片的功耗降低。對于一個集成時鐘門控制哪些寄存器，可以由綜合工具(即設計芯片的一種芯片綜合軟件)通過內部的算法來決定，但是由于綜合工具得到的結果沒有長時鐘樹，因此在綜合階段(即采用綜合工具進行芯片設計的階段)，沒有可以衡量時鐘樹功耗的方法，而在后端長時鐘樹的時候，綜合工具會讓ICG到所有寄存器的路徑都盡量一樣長，這時如果有ICG到其驅動的某個寄存器的距離很長的話，綜合工具會在ICG和該某個寄存器之間插入多余的buffer(即緩沖存儲器)來讓所有寄存器的路徑一樣長，這樣就會造成不必要的功耗，使得設計出的ICG到寄存器之間的一些路徑的功耗較高。

發明內容

本發明實施例提供了一種路徑確定方法、裝置及終端設備，可以確定出ICG到寄存器之間的某些路徑存在高功耗風險，從而可以在長時鐘樹之前提前調整設計策略以優化芯片設計，避免出現功耗較高的路徑。

為了解決上述技術問題，本發明實施例是這樣實現的：

第一方面，本發明實施例提供一種路徑確定方法，包括：

確定第一集成時鐘門ICG到第一ICG驅動的M個寄存器的M條路徑；

確定M條路徑的距離值；

根據M條路徑的距離值，從M條路徑中確定出N條高功耗風險路徑，其中，M大于或等于2，N小于或等于M。

第二方面，提供一種路徑確定裝置，包括：

處理模塊，用于確定第一集成時鐘門ICG到第一ICG驅動的M個寄存器的M條路徑；

確定M條路徑的距離值；

根據M條路徑的距離值，從M條路徑中確定出N條高功耗風險路徑，其中，M大于或等于2，N小于或等于M。

第三方面，提供一種終端設備，包括：處理器、存儲器及存儲在存儲器上并可在處理器上運行的計算機程序，計算機程序被處理器執行時實現如第一方面的路徑確定方法。

第四方面，提供一種終端設備，包括：如第二方面的路徑確定裝置。

第六方面，提供一種計算機可讀存儲介質，包括：計算機可讀存儲介質上存儲計算機程序，計算機程序被處理器執行時實現如第一方面的路徑確定方法。

本發明實施例中，可以確定第一ICG到該第一ICG驅動的M個寄存器的M條路徑；確定M條路徑的距離值；根據M條路徑的距離值，從M條路徑中確定出N條高功耗風險路徑，其中，M大于或等于2，N小于或等于M。通過該方案，可以在長時鐘樹之間，先根據第一集成時鐘門ICG到該第一ICG驅動的M個寄存器的M條路徑的距離值，確定出其中有N條高功耗風險路徑，從而可以提前調整設計策略以優化芯片設計，避免出現功耗較高的路徑。

附圖說明

為了更清楚地說明本發明實施例技術方案，下面將對實施例和現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，還可以根據這些附圖獲得其它的附圖。

圖1所示為本發明實施例提供的一種路徑確定方法的示意圖一；