[發明專利]一種具有片內模式識別的感光集成電路

在審

• 申請號: 202011078404.4
• 申請日: 2020-10-10
• 公開（公告）號: CN112261308A
• 公開（公告）日: 2021-01-22
• 發明（設計）人: 余承富
• 申請（專利權）人: 深圳市海雀科技有限公司
• 主分類號: H04N5/235
• 分類號: H04N5/235;H04N5/232
• 代理公司: 深圳驛航知識產權代理事務所(普通合伙) 44605
• 代理人: 孫小丁

1.一種具有片內模式識別的感光集成電路，其特征在于，包括：成像單元，二維地布置有多個像素；卷積神經網絡單元，經由可編程邏輯陣列與至少一部分像素耦合連接；其中，所述卷積神經網絡單元根據神經網絡模型處理成像單元的至少一部分像素曝光產生的圖像信號，并輸出模式識別結果。

2.根據權利要求1所述的具有片內模式識別的感光集成電路，其特征在于，所述卷積神經網絡單元包括卷積運算電路，卷積運算電路包括加法器和多個乘法器，并且所述可編程邏輯陣列包括多個開關陣列，乘法器經由開關陣列與至少一部分像素耦合連接。

3.根據權利要求2所述的具有片內模式識別的感光集成電路，其特征在于，還包括處理器，用于根據所述神經網絡模型配置所述可編程邏輯陣列。

4.根據權利要求3所述的具有片內模式識別的感光集成電路，其特征在于，所述開關陣列包括譯碼器和多個晶體管，譯碼器的輸入端與處理器連接，晶體管的控制端與譯碼器的輸出端連接，晶體管的受控端連接像素和相應的乘法器。

5.根據權利要求2所述的具有片內模式識別的感光集成電路，其特征在于，成像單元包括多個像素陣列，像素陣列經由對應的開關陣列與對應的乘法器連接。

6.根據權利要求5所述的具有片內模式識別的感光集成電路，其特征在于，所述神經網絡模型的卷積步長為n(n為大于2的正整數)，所述像素陣列中的相鄰像素之間間隔n-1個像素。

7.根據權利要求1所述的具有片內模式識別的感光集成電路，其特征在于，還包括存儲器，用于存儲所述神經網絡模型。

8.根據權利要求1所述的具有片內模式識別的感光集成電路，其特征在于，還包括輸入輸出接口，用于輸出所述模式識別結果。

9.根據權利要求1-8所述的具有片內模式識別的感光集成電路，其特征在于，所述感光單元與所述卷積運算單元處于同一封裝內的不同晶片上。