[發明專利]一種神經元電路演化設計方法

有效

• 申請號: 202011072974.2
• 申請日: 2020-10-09
• 公開（公告）號: CN112182974B
• 公開（公告）日: 2022-04-26
• 發明（設計）人: 滿夢華;馬貴蕾
• 申請（專利權）人: 中國人民解放軍陸軍工程大學
• 主分類號: G06F30/27
• 分類號: G06F30/27;G06F30/392;G06N3/063
• 代理公司: 石家莊輕拓知識產權代理事務所(普通合伙) 13128
• 代理人: 郭明月

1.一種神經元電路演化設計方法，其特征在于：

建立神經元細胞膜離子通道模擬電路，所述電路包括一個電流源、一個電容C_m、一個電阻R_L以及一個演示子電路，所述電流源與所述電容C_m連接，所述電流源的一端接地，所述電容C_m的一端與所述電阻R_L的一端連接，所述電容C_m的另一端與所述電阻R_L的另一端連接，所述電容C_m的兩端連接所述演示子電路，所述電容C_m與所述演示子電路的兩個連接點分別使用0和1來表示，所述電流源用以對所述電容C_m充電，所述電容C_m用以表示神經元細胞膜的等效電容，所述電阻R_L用以表示細胞膜上泄漏電流離子通道的等效電阻，所述演示子電路用以模擬神經元細胞膜離子通道的等效電路；

模擬神經元細胞膜離子通道等效電路的方法包括：

根據演化硬件對電子元器件進行染色體編碼，所述染色體編碼包括：將電子元器件的類型作為基因的首段；

將該電子元器件的參數作為基因的中段；

將該電子元器件的端口數量連接端作為基因的尾段；

其中，首段、中段和尾段構成一個完整的基因單體，多個基因單體相連構成一個染色體，不同數量的基因單體，組成不同長度的染色體，生成N組候選電路，其中候選電路即為染色體；

其中，基因的首段即電子元器件的類型都與一個唯一的數字標識符關聯，電子元器件分別根據表1中的器件參數隨機生成一個基因單體；

表1：

解碼染色體，將解碼后的每組染色體放入演化子電路中，生成神經元離子通道等效電路的網表文件；

利用電路仿真軟件對網表文件進行模擬，并輸出波形數據；

利用適應度函數對每個染色體進行適應度評估，按照適應度由高到低排序選擇出N/2組染色體，并將該N/2組染色體保存為當代最佳染色體組；

判斷當代最佳染色體組中適應度最高的單個染色體的適應度是否達到期望值或演化代數是否達到預設值，若是，則演化結束，若否，則將當代最佳染色體組進行變異操作；

將變異后的當代最佳染色體組和當代最佳染色體組重新放入演化子電路中，進行下一次迭代。

2.根據權利要求1所述的神經元電路演化設計方法，其特征在于：

其中，適應度評估包括：

在電路仿真軟件中以1nA的步進電流對每個候選電路進行輸入激勵，并記錄模擬膜電壓時間序列V_C(ti)，電路仿真數據以0.1ms的分辨率記錄100ms，并將這1000個時間點中的每一個模擬膜電壓時間序列V_C(ti)與相應的目標時間序列V_N(ti)進行比較，然后將適應度定義為每個時間點的絕對差之和的倒數，如下式所示：

為了減少僅因電壓偏移或縮放引起的擬合誤差，將比較中涉及的兩個膜電壓時間序列均標準化為0-1范圍。

3.根據權利要求2所述的神經元電路演化設計方法，其特征在于：

其中，變異操作包括：

在當代最佳染色體組中的候選電路內隨機選擇一個電子器件，并將不同的突變應用于該電子元器件，其中，突變包括參數更改、類型更改、不同類型電子元器件的并行添加、不同類型電子元器件的串行添加、電子元器件刪除、接地設置、替換以及添加電子元器件。