[發明專利]一種信號處理電路以及相關裝置

在審

• 申請號: 202011065863.9
• 申請日: 2020-09-30
• 公開（公告）號: CN114337716A
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 張偉偉;李旭;呂毅博;王天祥
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04B1/40
• 分類號: H04B1/40
• 代理公司: 深圳市深佳知識產權代理事務所(普通合伙) 44285
• 代理人: 李杭

本申請實施例提供了一種信號處理電路以及相關裝置。該信號處理電路的輸入信號與輸出信號均為模擬信號，該信號處理電路對輸入信號進行折疊處理后輸出，以此降低調制信號的高峰均功率比。由于信號處理電路直接在模擬域實現信號的折疊，因此，可以大大降低對模數轉換器的需求，并同時可以使放大器工作在高效率區。

技術領域

本申請涉及電路技術領域，尤其涉及一種信號處理電路以及相關裝置。

背景技術

新一代移動通信系統(例如第五代(fifth-generation，5G)通信系統)對數據傳輸速率提出了更高的需求。為了高效利用頻譜資源，可以采用多載波傳輸的正交頻分復用技術(orthogonal frequency division multiplexing，OFDM)實現高速串行數據的并行傳輸。OFDM技術支持多用戶接入，且抗多徑能力強。由于OFDM信號是多子載波經過疊加形成的，因此當子載波在某一時刻的相位相同或者相近時，就會造成大的峰值功率，因此導致高峰均功率比(peak-to-average power ratio，PAPR)。

高峰均功率比會給通信系統帶來很多問題。以模數轉換器(analog-to-digitalconverter，ADC)為例，在較高的峰均功率比的場景下，對ADC提出更高的需求。當信號超過模數轉換器ADC輸入幅度范圍時，會使ADC工作在飽和狀態，繼而導致量化精度不精確。

因此，如何降低調制信號的高峰均功率比，成為亟待解決的問題。

發明內容

第一方面，本申請實施例提出一種信號處理電路，包括：輸入端口、參考電路、譯碼電路、運算電路和輸出端口，輸入端口的輸入信號與輸出端口的輸出信號均為模擬信號；

參考電路，用于生成多個參考電壓；

譯碼電路，用于根據多個參考電壓和輸入信號，輸出第一控制電平，其中，第一控制電平用于控制運算電路的開關；

運算電路，用于根據第一控制電平、第一參考電壓和輸入信號，生成輸出信號，其中，輸出信號等于輸入信號減去第一參考電壓再加上基準參考電壓，多個參考電壓包括第一參考電壓和基準參考電壓，且第一參考電壓不大于輸入信號。

具體的，輸出信號等于輸入信號減去第一參考電壓再加上基準參考電壓，輸入信號所在的信號區間的下限為第一參考電壓，輸入信號所在的信號區間的上限為第二參考電壓，第一參考電壓為多個參考電壓中的一個參考電壓，第二參考電壓為多個參考電壓中的另一個參考電壓。

在一種可能的實現方式中，該輸出信號可以是輸入信號減去第一參考電壓的差值，再加上基準參考電壓。

在另一種可能的實現方式中，該輸出信號可以是：首先計算第一參考電壓減去基準參考電壓的差值；其次，輸入信號再減去該第一參考電壓與基準參考電壓的差值。

本申請實施例中，使用信號處理電路對輸入信號進行處理。當該輸入信號具有高峰均比特性時，該信號處理電路可以將該輸入信號折疊到一定范圍內，并生成輸出信號。通過本申請實施例提出的信號處理電路的處理，降低了電路非線性的影響，提升了整個電路的傳輸性能。由于信號處理電路直接在模擬域實現信號的折疊，因此，可以大大降低對模數轉換器(analog-to-digital converter，ADC)的需求，或者可以使放大器工作在高效率區。

結合第一方面，在第一方面的一種可能的實現方式中，譯碼電路包括并行的n個比較器，其中，n為大于1的正整數，n個比較器與參考電路連接，且接收參考電路輸出的n個參考電壓和輸入信號；

在一種可選的實現方式中，n個比較器中，當輸入信號大于n個比較器中的k個比較器接收的參考電壓時，k個比較器輸出第一電平，剩余的n-k個比較器輸出第二電平，第一電平與第二電平不同，k為小于或等于n的正整數。

譯碼電路，用于根據n個比較器輸出的k個第一電平和n-k個第二電平，輸出第一控制電平。