[發(fā)明專利]集成芯片及其形成方法

在審

• 申請?zhí)枺?/td>: 202011065670.3
• 申請日: 2020-09-30
• 公開（公告）號: CN112599475A
• 公開（公告）日: 2021-04-02
• 發(fā)明（設(shè)計(jì)）人: 楊靜茹;吳啟明;蔡子中;張耀文
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/78
• 分類號: H01L21/78;H01L21/48;H01L23/488
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

本公開的實(shí)施例在一些實(shí)施例中涉及形成集成芯片的方法。該方法包括在半導(dǎo)體主體的正面的互連結(jié)構(gòu)上方形成多個(gè)接合焊盤結(jié)構(gòu)，多個(gè)接合焊盤結(jié)構(gòu)分別具有鈦接觸層。圖案化互連結(jié)構(gòu)和半導(dǎo)體主體，以形成延伸進(jìn)入半導(dǎo)體主體的溝槽。在溝槽內(nèi)形成介電填充材料。在將半導(dǎo)體主體接合至載體襯底之前，蝕刻介電填充材料以暴露鈦接觸層。減薄半導(dǎo)體主體以沿半導(dǎo)體主體的背面暴露介電填充材料，并形成多個(gè)集成芯片管芯；以及去除介電填充材料以分離多個(gè)集成芯片管芯。本申請的實(shí)施例還提供了集成芯片及其形成方法。

技術(shù)領(lǐng)域

本申請的實(shí)施例涉及集成芯片及其形成方法。

背景技術(shù)

集成芯片制造是復(fù)雜的多步驟過程，在這個(gè)過程中，電路形成在由半導(dǎo)體材料(例如，硅)制成的晶圓上。集成芯片制造可大致分為前道工序(FEOL)工藝和后道工序(BEOL)工藝。FEOL工藝一般涉及半導(dǎo)體材料內(nèi)的器件(例如，晶體管)的形成，而BEOL工藝一般涉及半導(dǎo)體材料上方的介電結(jié)構(gòu)內(nèi)的導(dǎo)電互連件的形成。BEOL工藝完成后，形成接合焊盤，然后將晶圓單片化(例如，切割)以形成多個(gè)獨(dú)立的集成芯片管芯。

發(fā)明內(nèi)容

本公開的實(shí)施例涉及一種形成集成芯片的方法，包括：在半導(dǎo)體主體的正面的互連結(jié)構(gòu)上方形成多個(gè)接合焊盤結(jié)構(gòu)，其中多個(gè)接合焊盤結(jié)構(gòu)分別包括鈦接觸層；圖案化互連結(jié)構(gòu)和半導(dǎo)體主體，以形成延伸進(jìn)入半導(dǎo)體主體的溝槽；在溝槽內(nèi)形成介電填充材料；在將半導(dǎo)體主體接合至載體襯底之前，蝕刻介電填充材料以暴露鈦接觸層；減薄半導(dǎo)體主體以沿半導(dǎo)體主體的背面暴露介電填充材料，并形成多個(gè)集成芯片管芯；以及去除介電填充材料以分離多個(gè)集成芯片管芯。

在其他實(shí)施例中，本公開涉及一種形成集成芯片的方法，包括：在半導(dǎo)體主體的互連結(jié)構(gòu)上方形成接合焊盤堆疊件，接合焊盤堆疊件包括接觸層；根據(jù)第一掩模層圖案化接合焊盤堆疊件，以形成多個(gè)接合焊盤結(jié)構(gòu)，其中，第一掩模層包括金屬氧化物；圖案化互連結(jié)構(gòu)和半導(dǎo)體主體，以具有形成延伸進(jìn)入半導(dǎo)體主體的溝槽的側(cè)壁；在溝槽內(nèi)形成介電填充材料；蝕刻介電填充材料和第一掩模層以暴露接觸層；去除半導(dǎo)體主體的部分，使得介電填充材料完全延伸穿過半導(dǎo)主體，其中，去除半導(dǎo)體主體的部分形成了多個(gè)集成芯片管芯；以及將介電填充材料暴露于蝕刻劑中，以去除介電填充材料并分離多個(gè)集成芯片管芯。

在另外的其他實(shí)施例中，本公開涉及一種集成芯片，包括：互連結(jié)構(gòu)，設(shè)置在襯底上方，其中，互連結(jié)構(gòu)包括設(shè)置在介電結(jié)構(gòu)內(nèi)的多個(gè)互連層；接合焊盤結(jié)構(gòu)，設(shè)置在互連結(jié)構(gòu)上方，其中，接合焊盤結(jié)構(gòu)包括接觸層；第一掩模層，包括設(shè)置在接合焊盤結(jié)構(gòu)上方的金屬氧化物，第一掩模層具有直接設(shè)置在接合焊盤結(jié)構(gòu)上方以形成開口的內(nèi)部側(cè)壁；以及導(dǎo)電凸塊，設(shè)置在開口內(nèi)和接觸層上。

本申請的實(shí)施例提供了用于接合焊盤的薄膜結(jié)構(gòu)。

附圖說明

根據(jù)具體描述結(jié)合參考附圖可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪出且僅用于示出的目的。事實(shí)上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。

圖1示出了集成芯片管芯的一些實(shí)施例的截面圖，集成芯片管芯具有包括抗基于氟的蝕刻劑的接觸層的接合焊盤結(jié)構(gòu)。

圖2A-圖2B示出了具有公開的接合焊盤結(jié)構(gòu)的集成芯片管芯的一些附加實(shí)施例的截面圖。

圖3示出了具有公開的接合焊盤結(jié)構(gòu)的集成芯片管芯的一些附加實(shí)施例的截面圖。

圖4示出了具有公開的接合焊盤結(jié)構(gòu)的集成芯片管芯的一些附加實(shí)施例的截面圖。

圖5示出了具有公開的接合焊盤結(jié)構(gòu)的集成芯片封裝件的一些實(shí)施例的截面圖。

圖6A-圖6B示出了分別具有多個(gè)公開的集成芯片管芯的集成芯片封裝件的一些附加實(shí)施例的截面圖。

圖7-圖21D示出了形成集成芯片管芯的方法的一些實(shí)施例的截面圖，集成芯片管芯具有包括抗基于氟的蝕刻劑的接觸層的接合焊盤結(jié)構(gòu)。